 |
-- 會員 / 註冊 --
|
 |
|
|
|
FPGA設計實戰演練（邏輯篇） ( 簡體 字) |
| 作者：吳厚航 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：清華大學出版社 |  3dWoo書號： 40547
詢問書籍請說出此書號！【缺書】
NT售價： 275 元 |
| 出版日：12/18/2014 |
| 頁數：316 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787302375432 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：序言
很高興再次為吳厚航(網絡大名： 特權同學)的書《FPGA設計實戰演練（邏輯篇）》作序。
邏輯與時序是FPGA設計的核心，也是所有學習FPGA設計的根本。
大學里學習的數字電路，講的就是邏輯。要成為合格的工程師，首先要具備“邏輯”思維； 其次還要了解和掌握數字電路、FPGA本身的硬件結構特點和軟件的使用方法，才能設計出所希望得到的產品。
那么，時序在FPGA中扮演的角色更加不能或缺，它是完成邏輯功能的流程實現。數字電路中的時鐘信號就好比人的心臟，整個電路的運作完全靠它來實現。在完成宏偉的“邏輯”定制之后，能否順利地忠于設計者的思路去很好地執行計劃，就要靠“時序”了。
FPGA由最初的“粘合邏輯”發展到今天的“SoC拟片上系統”，最根本的原因是FPGA包含了所有數字電路的元素。其突出的特點是靈活、并行運算速度最快、客戶化定制、在線可重構等，是其他可編程器件（如CPU、GPU、DSP）所不具備的重要特征。
目前，最熱門的技術在FPGA上上演： OpenCL、 SoC、Hard拟Floating DSP等，使得FPGA有一統天下的趨勢。我希望特權同學能在這幾個方面有所斬獲，使廣大FPGA愛好者、工程師以及在校和將要走上工作崗位的同學們能夠分享他的經驗。
我推薦這本書,同時也希望特權同學能再接再厲,不斷地寫出更優秀的作品。
陳衛中
Altera公司大學計劃中國區經理
2014 年 10月于成都
Foreword
前言
FPGA技術在當前的電子設計領域越來越火熱，它的成本雖然還是高高在上，但是它給電子系統所帶來的不可限量的速度和帶寬，及其在靈活性、小型性方面的優勢，越來越被各種對性能要求高、偏重定制化需求的開發者所青睞。因此，越來越多的電子工程師和電子專業在校學生希望能夠掌握這門技術。而一門電子技能，單憑幾本初級入門圖書是很難掌握的。筆者結合自身的學習經歷，為廣大學習者量身打造了子母板形式的FPGA硬件開發學習平臺。基于這個平臺，配套本書的各種基礎概念闡釋和例程講解，相信可以幫助讀者快速地掌握這一門新技術。
本書面向廣大的FPGA/CPLD初學者，從零基礎開始講述FPGA/CPLD以及相關的基礎知識，并以一個支持各種入門、進階的子母板形式的學習套件為實驗平臺，針對Altera公司的Cyclone Ⅲ器件量身打造的24個應用實例貫穿其中。實例講解深入淺出，不僅有基本的Verilog語法講解，也有設計思路和背景知識的詳細描述； 開發工具（Quartus Ⅱ+ModelSim）的使用更是手把手圖文并茂地展示給大家。
全書共11章。
第1章是基礎中的基礎，講述可編程器件的一些基本概念、主要應用領域、相比于傳統技術的優勢以及開發流程。
第2章從最基礎的0和1開始回顧數字電路的基礎，深入探討讀者所關心的可編程器件的內部架構和原理。
第3章對后續例程中將要使用到的硬件開發學習平臺進行介紹，深入詳細地剖析整個實驗平臺的硬件板級設計。
第4章講述開發環境的搭建，解決讀者在學習上遇到的最棘手的“軟”問題。
第5章是HDL語言基礎，介紹使用最廣泛的Verilog語言的基本語法及優良的代碼書寫規范和風格。
第6章手把手地帶領讀者完成11個最基本的入門實例。
第7章用6個實例來熟悉FPGA除了邏輯資源以外的其他豐富資源，如PLL和可配置為ROM、RAM、FIFO的內嵌存儲器資源。
第8章用2個實例著重時序設計的應用解析。
第9章是設計仿真概述。
第10章用4個實例來展示FPGA的一些靈活、實用的在線調試手段。
第11章是一個完整的視頻圖像采集工程實例。
本書有對基礎理論知識專門的講解，也有非常詳細的實例演練和講解，更多的是在實踐中傳遞實用的設計技巧和方法。書中內容由淺入深，很適合廣大可編程邏輯器件的初學者作為入門和進階的教材，也適合作為電子信息、計算機等專業本科生、研究生以及具有一定電子專業知識背景的電子工程師的參考用書。
在此要感謝廣大的FPGA/CPLD愛好者們，你們的學習熱情是我編寫此書的源動力。感謝就職于駿龍科技的“師弟”張亞峰一直以來給予的技術支持。另外，也要特別感謝著名電子網站EDN China的王志華和Tina，ChinaAET的楊暉、曾超宇、樂衛平、陳穎瑩和賈志梅，電子發燒友的高美笛和錢姍姍，你們為廣大網友們提供了一個非常友好的交流互動平臺。
最后，要向我的家人致敬，你們是我前進路上最堅強的后盾，尤其要感謝我的妻子一直以來所給予我的鼓勵和支持。身為一名基督徒，我同時也要感謝那些或在網絡上，或在家庭聚會中相互扶持、相互鼓勵的兄弟姊妹們，我的人生因你們變得愈加平安、滿足和喜樂，這是我能夠一直積極向上、精力充沛地面對工作和生活的秘訣。
FPGA設計實戰演練（邏輯篇）
吳厚航（特權同學）
2014年10月于上海
附：
書中給出的源代碼都經過了實際項目的經驗，讀者可在清華大學出版社網站（www.tup.com.cn）本書頁面下載相關的源代碼。
本書所講述的內容基于以下的硬件開發套件，如有需要請與作者聯系。
歡迎讀者朋友們加入作者在EDN China網站創建的FPGA/CPLD助學小組和書友會，可以與作者以及眾多同行高手們相互交流學習。
吳厚航【網名 特權同學】： 熱愛FPGA開發設計工作，擅長記錄、分析并總結經驗及技巧。個人技術博客在業內有極佳的口碑。在著名電子網站EDN China創建的FPGA/CPLD助學小組成員過萬，提供了眾多適合入門和進階的FPGA/CPLD實驗例程以及相關資料，幫助眾多的初學者邁入FPGA開發的殿堂。已出版《深入淺出玩轉FPGA》、《FPGA/CPLD邊練邊學——快速入門Verilog/VHDL》、《愛上FPGA開發——特權和你一起學NIOS Ⅱ》、《FPGA快速系統原型設計權威指南》（譯者）等廣受好評的FPGA技術圖書。
個人博客：
http://bbs.ednchina.com/BLOG_ilove314_178509.HTM
http://blog.chinaaet.com/ilove314
http://www.eefocus.com/ilove314/blog/cate_9457_0.html
FPGA/CPLD助學小組：
http://group.ednchina.com/GROUP_GRO_14596_1375.HTM
特權同學FPGA書友會：
http://group.ednchina.com/GROUP_GRO_14596_1957.HTM
本書開發套件資料共享：
http://pan.baidu.com/s/1c0nf6Qc
本書開發套件購買鏈接：
http://myfpga.taobao.com
|
內容簡介：本書面向廣大的FPGA/CPLD初學者，從零基礎開始講述FPGA/CPLD以及相關的基礎知識，并以一個支持各種入門、進階的子母板形式的學習套件為實驗平臺，針對Altera公司的Cyclone Ⅲ器件量身打造的24個應用實例貫穿其中。實例講解深入淺出，不僅有基本的Verilog語法講解，也有設計思路和背景知識的詳細描述； 開發工具（Quartus Ⅱ+ModelSim）的使用更是手把手、圖文并茂地展示給讀者。
本書內容由淺入深，很適合廣大可編程邏輯器件的初學者作為入門和進階的教材，也適合作為電子信息、計算機等專業本科生、研究生以及具有一定電子專業知識背景的電子工程師的參考用書。
|
目錄：第1章概念掃盲
1．1FPGA簡單入門
1．2FPGA應用領域
1．3FPGA的優勢
1．4開發流程
思考
第2章邏輯設計基礎
2．10和1——精彩世界由此開始
2．2表面現象揭秘——邏輯關系
2．3內里本質探索——器件結構
思考
第3章實驗平臺板級設計
3．1FPGA板級電路設計五要素
3．1．1能量供應——電源電路
3．1．2心臟跳動——時鐘電路
3．1．3狀態初始——復位電路
3．1．4靈活定制——配置電路
3．1．5自由擴展——外設電路
3．2FPGA核心板設計
3．2．1讀懂器件手冊
3．2．2核心板電路設計架構
3．2．3電源電路設計
3．2．4時鐘和復位電路設計
3．2．5配置電路設計
3．2．6SDRAM電路設計
3．2．7引腳分配規劃和擴展I/O電路
3．3擴展子板設計
3．3．1基本外設子板
3．3．2LCD顯示驅動子板
3．3．3VGA顯示驅動子板
3．3．4USB和UART串口子板
3．3．5超聲波與視頻采集子板
思考
第4章開發工具簡介
4．1軟件下載和license申請
4．2Quartus Ⅱ的安裝
4．3ModelSim拟Altera的安裝
4．4USB拟Blaster的驅動安裝
思考
FPGA設計實戰演練（邏輯篇）
第5章Verilog語法概述
5．1語法學習的經驗之談
5．2可綜合的語法子集
5．3代碼風格與書寫規范
思考
第6章入門實例
6．1分頻計數之LED閃爍
6．1．1功能概述
6．1．2設計說明
6．1．3源碼解析
6．1．4板級調試
6．2分頻計數之蜂鳴器
6．2．1功能概述
6．2．2設計說明
6．2．3源碼解析
6．2．4板級調試
6．3流水燈控制
6．3．1功能概述
6．3．2設計說明
6．3．3源碼解析
6．3．4板級調試
6．4模式流水燈
6．4．1功能概述
6．4．2設計說明
6．4．3源碼解析
6．4．4板級調試
6．5數碼管顯示驅動
6．5．1功能概述
6．5．2設計說明
6．5．3源碼解析
6．5．4板級調試
6．6LCD顯示驅動
6．6．1功能概述
6．6．2設計說明
6．6．3源碼解析
6．6．4板級調試
6．7LCD的32級紅色顯示
6．7．1功能概述
6．7．2設計說明
6．7．3源碼解析
6．7．4板級調試
6．8VGA/SVGA顯示驅動
6．8．1功能概述
6．8．2設計說明
6．8．3源碼解析
6．8．4板級調試
6．9超聲波測距數據采集
6．9．1功能概述
6．9．2設計說明
6．9．3源碼解析
6．9．4板級調試
6．10倒車雷達
6．10．1功能概述
6．10．2設計說明
6．10．3源碼解析
6．10．4板級調試
6．11UART串口收發測試
6．11．1功能概述
6．11．2設計說明
6．11．3源碼解析
6．11．4板級調試
第7章片內資源應用
7.1PLL配置
7.1.1功能概述
7.1.2源碼解析
7.1.3板級調試
7.2片內存儲器應用之ROM
7.2.1功能概述
7.2.2設計說明
7.2.3源碼解析
7.2.4板級調試
7.3片內存儲器應用之單口RAM
7.3.1功能概述
7.3.2設計說明
7.3.3源碼解析
7.3.4板級調試
7.4片內存儲器應用之移位寄存器
7.4.1功能概述
7.4.2設計說明
7.4.3源碼解析
7.4.4板級調試
7.5片內存儲器應用之FIFO
7.5.1功能概述
7.5.2設計說明
7.5.3源碼解析
7.5.4板級調試
7.6基于FPGA內嵌RAM的LCD字符顯示
7.6.1功能概述
7.6.2設計說明
7.6.3源碼解析
7.6.4板級調試
思考
第8章時序設計實例
8.1時序分析基礎
8.1.1基本的時序分析理論
8.1.2時鐘、建立時間和保持時間
8.1.3基本時序路徑
8.1.4reg2reg路徑的時序分析
8.2VGA驅動接口時序設計
8.3CMOS攝像頭接口時序設計
第9章設計仿真
9.1仿真驗證概述
9.2ModelSim軟件概述
思考
第10章在線調試實例
10.1基于FPGA的在線系統調試概述
10.2基于In拟System Logic Analyzer的UART串口接收數據采集
10.2.1功能概述
10.2.2設計說明
10.2.3源碼解析
10.2.4板級調試
10.3基于In拟System Sources and Probes Editor的A/D采集
10.3.1功能概述
10.3.2設計說明
10.3.3源碼解析
10.3.4板級調試
10.4基于In拟System Sources and Probes Editor的D/A采集
10.4.1功能概述
10.4.2設計說明
10.4.3源碼解析
10.4.4板級調試
10.5基于In拟System Memory Content Editor的LCD實時顯示字符更改
10.5.1功能概述
10.5.2設計說明
10.5.3源碼解析
10.5.4板級調試
思考
第11章視頻圖像采集設計
11.1CMOS攝像頭應用背景與驅動原理
11.2視頻采集系統設計概述
11.3I2C接口配置模塊設計
11.4視頻流采集設計
11.5SDRAM控制器設計
11.6LCD控制器設計
11.7工程實踐與板級調試
思考
參考文獻
|
| 序： |
|
