Xilinx FPGAÀ³¥Î¶}µo ( ²Åé ¦r) |
§@ªÌ¡G¶P·q³Í | Ãþ§O¡G1. -> ¹q¤l¤uµ{ -> FPGA |
ĶªÌ¡G |
¥Xª©ªÀ¡G²MµØ¤j¾Ç¥Xª©ªÀ | 3dWoo®Ñ¸¹¡G 40973 ¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I¡i¯Ê®Ñ¡j NT°â»ù¡G 175 ¤¸ |
¥Xª©¤é¡G2/2/2015 |
¶¼Æ¡G249 |
¥úºÐ¼Æ¡G0 |
|
¯¸ªø±ÀÂË¡G |
¦L¨ê¡G¶Â¥Õ¦L¨ê | »y¨t¡G ( ²Åé ª© ) |
|
¥[¤JÁʪ«¨® ¢x¥[¨ì§Úªº³Ì·R (½Ð¥ýµn¤J·|û) |
ISBN¡G9787302388128 |
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç |
(²Åé®Ñ¤W©Òz¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, YŪªÌ»Ýn½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ) |
§@ªÌ§Ç¡G |
ĶªÌ§Ç¡G |
«e¨¥¡G¥»®Ñ½sªÌªø´Á±q¨Æµw¥ó´yz»y¨¥¡B¼Æ¦r¨t²Î³]p¥H¤ÎFPGAÀ³¥Î¶}µoµ¥½Òµ{ªº±Ð¾Ç¤u§@¡A´¿¸g¥DÁ¿ªº¬ÛÃö½Òµ{¦³³æ¤ù¾÷¨t²Î³]p¡B¼Æ¦r¹q¸ô¡B´O¤J¦¡¨t²Î³]p¡BEDA§Þ³N°ò¦¡BHDLµw¥ó´yz»y¨¥¡BFPGAÀ³¥Î¶}µo¡B¼Æ¦r¨t²Î³]pµ¥¡C FPGAÀ³¥Î¶}µo¬O¹q¤lÃþ±M·~¥H¤Î¬ÛÃö±M·~ªº§Þ³N¥D¤z½Ò¡A¥Ø«eFPGAÀ³¥Î¶}µo¤è±ªº±Ð§÷Á¿±o¤ñ¸ûªx¥B¤£°÷²`¤J¡A¶ZÂ÷¶}µo¹ê¥ÎªºÀ³¥Î¨t²ÎÁÙ¦³®t¶Z¡C°ò¤_³o¤@ÂI¡A¥»®Ñ½sªÌµ²¦XXilinx Basys2¶}µoªO¡A¦b«e´Á½s¼g¡mVerilog HDL¼Æ¦r³]p¹ê°V±Ðµ{¡n¡]¦è¦w¹q¤l¬ì§Þ¤j¾Ç¥Xª©ªÀ¡A2012¦~12¤ë¡^ªº°ò¦¤W¡A¤S½s¼g¤F¥»®Ñ¡A«eªÌ¤¶²ÐAltera FPGA¤Î¨äÀ³¥Î¡A¥»®Ñ«h¤¶²ÐXilinx FPGA¤Î¨äÀ³¥Î¡A¨âªÌ¤¬¬°¸É¥R¡C ¥»®Ñ¤¤´X¥G©Ò¦³¶µ¥Øªº³]p§¡°ò¤_¤@®M¶}µoÀô¹Ò¡G¤@Ó²³æ¹ê¥Îªºµw¥ó¥»O¡A¨Ï¥Îªº¬OSpatan 3EúQ100 CP132¡F¥H¤Î¤@Ó³n¥ó¶°¦¨¶}µoÀô¹Ò¡A¨Ï¥Îªº¬OISE14¡Cµw¥ó¥»O¤Wªº±µ¤f¶È¦³«öÁä¡BLED¿O¡B¼Æ½XºÞ¡BPS2¡BVGAµ¥¡A¦b³o¨Ç¶È¦³±`¥Î¸ê·½ªºµw¥ó¥»O¤W¶i¦æFPGAÀ³¥Î¶}µo¬O¤@Ó¬D¾Ô¡A¬J»Ýn¤ã¹êªº°ò¥»¥\¡A¤S»Ýn¤@¨Ç½sµ{§Þ¥©¡C ¥»®Ñ½sªÌ¦b±Ð¾Ç¹Lµ{¤¤¡Aµ²¦X¾Ç¥Íªº¹ê»Ú±¡ªp¡A¤£Â_¦a¥R¹ê©M§¹µ½±Ð¾ÇÁ¿¸q¡A¦}¦b¸Õ¥Î¸ÓÁ¿¸qªº¹Lµ{¤¤µo²{±Ð¾Ç®ÄªG«Ü¦n¡A³Ì²×±N¸ÓÁ¿¸q¾ã²z¶×Á`¦Z§Î¦¨¤F¥»®Ñ¡C ¥þ®Ñ¤À¥|¤j³¡¤À¡A«öª¾ÃÑ»¼¶i¡BÃø«×»¼¶iªºì«h¨Ó²Õ´¤º®e¡C ²Ä¤@³¡¤À¤¶²ÐFPGAÀ³¥Î¶}µo°ò¦ª¾ÃÑ¡A¥]§t²Ä1³¹©M²Ä2³¹¡C²Ä1³¹º¥ý¤¶²Ð¤F¥»®Ñ©Ò¥Îªºµw¥ó¥»O¡A¦}«ÂI¤¶²Ð¤F¸Óµw¥ó¥»Oªºµw¥ó±µ¤f¡G«öÁä¡BLED¿O¡B¼·½X¶}Ãö¡B¼Æ½XºÞ¡BPS2¡BVGAµ¥¡FµM¦Z¤¶²Ð¤FISE¶°¦¨¶}µoÀô¹Ò©M°ò¤_ISEªº¼Æ¦r³]p¬yµ{¡A¬°¦ZÄò³¹¸`ªº¹ê½î¶µ¥Ø³]p¥´¤U°ò¦¡F³Ì¦Z¤¶²Ð¤FFPGA¤u§@ì²z©MFPGAªä¤ù¡C²Ä2³¹«ÂI¦^ÅU¤FHDLµw¥ó´yz»y¨¥ªº»yªk¡A¥]¬A»y¨¥µ²ºc¡B¼Æ¾ÚÃþ«¬¡B¹Lµ{´yz»y¥y¥H¤Î¥N½X®Ñ¼g³WSµ¥¡C³q¹L³o¨â³¹ªº¾Ç²ß¡A¹F¨ì¥H¤U¥Ø¼Ð¡G ?³q¹L¾Ç²ßµw¥ó¥»Oªºì²z¹Ï¡A¬°¦ZÄò¶µ¥Øªº¶}µo³]p´£¨Ñ°Ñ¦Ò¨Ì¾Ú¡F ?³q¹LFPGA³n¥ó¶}µo¬yµ{¡A¬°¦ZÄòÀ³¥Î¶µ¥Øªº¶}µo³]p¥´¤U°í¹êªº°ò¦¡F ?¹ï«e´Á¾Ç²ß¹LªºHDL»y¨¥¶i¦æÁ`µ²©M´_²ß¡A¬°¦ZÄòFPGAÀ³¥Î¶}µo¥´¤U°í¹êªº°ò¦¡C²Ä¤G³¡¤À¥Dn¤¶²Ð±`¥ÎªºÂ²³æ¼Æ¦rÅÞ¿è¹q¸ôªº³]p¡A¥]¬A²Ä3³¹©M²Ä4³¹¡C²Ä3³¹«ÂI¤¶²Ð¥H¤UÀ³¥Î¶µ¥Ø¡G°ò¥»ªù¹q¸ô³]p¡B¤ñ¸û¾¹¡B¦h¸ô¿ï¾Ü¾¹¡B¤C¬qĶ½X¾¹¡B½s½X¾¹¡BĶ½X¾¹¡BALUµ¥¡F²Ä4³¹«ÂI¤¶²Ð¥H¤UÀ³¥Î¶µ¥Ø¡GDIJµo¾¹¡B±H¦s¾¹¡B²¾¦ì±H¦s¾¹¡Bp¼Æ¾¹¡B¤ÀÀW¾¹¥H¤Î¤p«¬ºî¦XÀ³¥Î¶µ¥Ø¬íp¼Æ¾¹¡C¦P®É¡A¦b³o¨Ç¶µ¥Ø¤¤¬ï´¡¤F¨Ï¥ÎISE¶i¦æFPGA¶}µoªº¤@¨Ç±`¥Î¤u¨ã¡A¥]¬AISim¡BFPGA Editor¡BPlanAhead¡BISE Schematic Viewer¡BDesign Summaryµ¥¡C³q¹L³o¨â³¹ªº¾Ç²ß¡A¹F¨ì¥H¤U¥Ø¼Ð¡G ?³q¹L¹ê½î´x´¤ISE³oÓ¤u¨ã³n¥óªº¨Ï¥Î¤èªk¡F ?³q¹L¹ê½î´x´¤Xilinx¼t°ÓªºFPGAªº¤º³¡µ²ºc¡F ?³q¹L¹ê½î¶i¤@¨B´x´¤HDL»y¨¥»yªk¡C Xilinx FPGAÀ³¥Î¶}µo«e¨¥²Ä¤T³¡¤À¥Dn¤¶²ÐFPGA»P¥~³]±µ¤f¹q¸ôªº³]p»PÀ³¥Î¡A¥]¬A²Ä5³¹¡B²Ä6³¹©M²Ä7³¹¡C²Ä5³¹«ÂI¤¶²Ð¥H¤UÀ³¥Î¶µ¥Ø ³æLED±±¨î¡B¦hLED±±¨î¡B³æ¼Æ½XºÞÅã¥Ü±±¨î¡B¦h¼Æ½XºÞ°ÊºA±½´yÅã¥Ü±±¨î¡B«H®§ºu°ÊÅã¥Ü¡B«öÁ䨾§Ý°Ê¹q¸ô¤Î¨äÀ³¥Î¡B¯ß¨R²£¥Í¹q¸ô¤Î¨äÀ³¥Î¡B«öÁ䦸¼Æp¼Æ¡BÁä±±¬y¤ô¿O¥H¤Îºî¦XÀ³¥Î¶µ¥Ø§Ç¦CÀË´ú¾¹³]pµ¥¡C¦P®É¬ï´¡¤¶²Ð¤F§â¦Û¤vªºHDL¥N½X«Ê¸Ë¦¨IP®Ö¡Bª¬ºA¾÷½s½X¤è¦¡¡BMealyª¬ºA¾÷©MMooreª¬ºA¾÷ªº°Ï§O»PÁp¨tµ¥¤º®e¡C²Ä5³¹ªº¥Dn¥Ø¼Ð¬O¶}µo¤@¨Ç¹ê¥Îªº¦³½ìªº¶µ¥Ø¹ê¨Ò¡A³q¹L¹ê½î¡A³Ì¤j«×¦a§l¤Þ¾Ç¥Íªºª`·N¤O¡A´£¤É¾Ç¥Íªº¾Ç²ß¿³½ì¡C²Ä6³¹©M²Ä7³¹«ÂI¤¶²Ð¥H¤UÀ³¥Î¶µ¥Ø¡GPS2Áä½L¡BPS2¹«¼Ð¡BVGA±µ¤fµ¥¡C³q¹L³o¨â³¹ªº¾Ç²ß¡An¹F¨ì¥H¤U¥Ø¼Ð¡G?³q¹L¹ê½î¡A²z¸Ñ©M´x´¤±`¥Îªº±µ¤f¨óij¡F ?³q¹L¹ê½î¡A´x´¤±`¥Î±µ¤fªºÀ³¥Î§Þ³N¡C ²Ä¥|³¡¤À«ÂI¤¶²Ð´_Âø¼Æ¦r¨t²Îªº³]p»PÀ³¥Î¡A¥]¬A²Ä8³¹©M²Ä9³¹¡C²Ä8³¹¤¶²Ð¤@¨Çºî¦X¶µ¥Ø¡A¥]¬A¤ÏÀ³´ú¶q»ö¡B±K½XÂê¡B¥æ³q±±¨î¾¹¡B²©ö¼Æ¦rÄÁ¡B¨ã¦³®Õ®É¥\¯àªº¼Æ¦rÄÁ¡BÀW²vp¡B¦Û¦æ¨®¨½µ{®É³tªí¡B¥¿©¶«H¸¹µo¥Í¾¹¡BDDSÀW²v¦X¦¨¾¹µ¥¡C¦P®É¬ï´¡¤¶²Ð¤F¤º´OÅÞ¿è¤ÀªR»öChipScopeªº¨Ï¥Î¡BISE¦Û±aIP®Öªº¨Ï¥Î¤èªkµ¥¤º®e¡C²Ä9³¹³]p¤F¤@Ó²©öCPU¡A¸ÓCPU¥i³q¹L¹B¦æ¦sÀx¦bROM¤¤ªºµ{§Ç¨Ó§¹¦¨¤@©wªº¥\¯à¡A¦}±Npºâµ²ªG¦sÀx¤_¼Æ¾Ú¦sÀx¾¹RAM¤¤¡C³q¹L³o¨â³¹ªº¾Ç²ß¡A¹F¨ì¥H¤U¥Ø¼Ð ?³q¹L¹ê½î¡A´x´¤FPGAªºÀ³¥Î¶}µo§Þ³N¡F ?³q¹L¹ê½î¡A¶i¤@¨B¥[²`¹ï¼Æ¦r¨t²Î³]pªº²z¸Ñ¡A´x´¤¤ñ¸û´_Âøªº¼Æ¦r¨t²Îªº³]p¤èªk¡F ?³q¹L³]pCPU³o¼Ëªº´_Âø¨t²Î¡A¤F¸ÑCPUªº¤u§@ì²z¥H¤Î´_Âø¨t²Îªº³]p²z©À¡C ®Ñ¤¤ªº¤º®e¥þ³¡²Å¦XIEEE 1364¡X2001¼Ð·Ç¡C ¥»®Ñ¦³¥H¤U´XӤ豪º¯S¦â ?©Ò¦³¶µ¥Ø§¡¬O§¹¾ãªº¶µ¥Ø¡A³o¨Ç¶µ¥Ø«Ü¦h¨Ó·½¤_¹ê½î¡A¥i¥H¶}®i¶µ¥Ø±Ð¾Ç¡B¹ê½î±Ð¾Ç; ?¨CÓ¶µ¥Ø§¡¥Ñ¦hÓ¼Ò¶ô¹ê²{¡A¨CÓ¼Ò¶ô¬Û¹ï¿W¥ß¡A³»¼h¼Ò¶ô±N¦U¼Ò¶ô¦³¾÷¾ã¦X¡A«K¤_ŪªÌ²z¸Ñ©M´x´¤³]p«ä·Q©M³]p¤èªk¡C ®Ú¾Ú±Ð¾Çp¹º¡A¥»½Òµ{¹ï56¡ã108¾Ç®Éªº½Òµ{³£¬O¦X¾Aªº¡A«ØijÁ¿±Â28¾Ç®É¥ª¥k¡A¨ä§E®É¶¡¬°¹ê½î±Ð¾ÇÀô¸`¡A¦³ªº³¹¸`ªº¦¸§Ç©M¤º®e¥i¨Ì¦U±M·~n¨D°u±¡½Õ¾ã³B²z¡C ¥»®Ñ¥Dn±¦V°ªµ¥°|®ÕÀ³¥Î«¬¥»¬ì¡B±M¬ìEDA§Þ³N©MFPGAÀ³¥Î¶}µoµ¥½Òµ{¡A±ÀÂ˧@¬°¹q¤l¡B³q«H¡B¦Û°Ê¤Æ¡Bpºâ¾÷À³¥Î§Þ³Nµ¥¾Ç¬ì±M·~»P¬ÛÃöªº¹êÅç«ü¾É½Òªº±Â½Ò±Ð§÷©Î¥Dn°Ñ¦Ò®Ñ¡A¦P®É¤]¥i§@¬°¹q¤l³]pÄvÁÉ¡BFPGA¶}µoÀ³¥Îªº¦Û¾Ç°Ñ¦Ò®Ñ¡C¥t¥~¡A¥»®Ñ¤]¥i¥H§@¬°Verilog HDL»y¨¥©MFPGAªºªì¾ÇªÌ©M¤¤¯Å¤ô¥ÅªªÌªº°Ñ¦Ò®Ñ¡C ¥»®Ñ¥Ñ¶P·q³Í½sµÛ¡A¥»¤Hªº©d¤l³¯±f¥°Ñ¥[¤F³¡¤À³¹¸`ªº±Æª©»P®Õ¹ï¤u§@,¦P®É¦b¥Í¬¡©M¤u§@¤¤¤]¦Ê¯ë·ÓÅU¡A¦b¦¹ªí¥Ü²`²`ªºÁ·N¡C ¥»®Ñ½s¼g¹Lµ{¤¤¤Þ¥Î¤F³\¦h¾ÇªÌªºµÛ§@©M½×¤å¤¤ªº¬ã¨s¦¨ªG¡A¦b³o¨½¦V¥L̪í¥Ü°J¤ßªº·PÁ¡F¦P®É¡AÁÙn·PÁ¨̤¸¯À¬ì§Þªº¯³À¡B¶¾§Ó±jµ¥¡A·PÁÂ¥L̬°Xilinx¤j¾Çp¹º¥H¤Î¥»®Ñ¥Xª©´£¨Ñªº¤ä«ù©MÀ°§U¡C ¤_½sªÌ¤ô¥¡A¥»®Ñ¤¤ªº¤£·í¤§³B¦b©ÒÃø§K¡A§Æ±æŪªÌ§åµû¡B«ü¥¿¡CŪªÌ¦b¾\Ū¥»®Ñ®É¡A¦p¦³ºÃ°Ý¡A¤]Åwªï»P¥»¤H¥æ¬y¡CQQ¸¹ 2372775147¡C ¥»®Ñ´£¨ÑPPT½Ò¥ó©M·½¥N½X¡A¦³»ÝnªºÅªªÌ¥i¨ì²MµØ¤j¾Ç¥Xª©ªÀºô¯¸¤U¸ü¡C
½sªÌ 2014¦~11¤ë
|
¤º®e²¤¶¡G ¥»®Ñ¤¶²ÐXilinx FPGA¤Î¨äÀ³¥Î¡C¥þ®Ñ¤À¥|¤j³¡¤À¡A¤À§O¬°FPGAÀ³¥Î¶}µo°ò¦ª¾ÃÑ¡B²³æ¼Æ¦rÅÞ¿è¹q¸ô³]p¡B±µ¤f¹q¸ô³]p»PÀ³¥Î¡B´_Âø¼Æ¦r¨t²Î³]p»PÀ³¥Î¡A¥»®Ñ«öµÛª¾ÃÑ»¼¶i¡BÃø«×»¼¶iªºì«h¨Ó²Õ´¤º®e¡C ¥»®Ñ¥Dn±¦V°ªµ¥°|®ÕÀ³¥Î«¬¥»¬ì¡B±M¬ìEDA§Þ³N©MFPGAÀ³¥Î¶}µoµ¥½Òµ{¡A±ÀÂ˧@¬°¹q¤l¡B³q«H¡B¦Û°Ê¤Æ¡Bpºâ¾÷À³¥Î§Þ³Nµ¥¾Ç¬ì±M·~»P¬ÛÃöªº¹êÅç«ü¾É½Òªº±Â½Ò±Ð§÷©Î¥Dn°Ñ¦Ò®Ñ¡A¦P®É¤]¥i§@¬°¹q¤l³]pÄvÁÉ¡BFPGA¶}µoÀ³¥Îªº¦Û¾Ç°Ñ¦Ò®Ñ¡C¥t¥~¡A¥»®ÑÁÙ¥i¥H§@¬°Verilog HDL»y¨¥©MFPGAªºªì¾ÇªÌ©M¤¤¯Å¤ô¥ÅªªÌªº°Ñ¦Ò®Ñ¡C¥»®Ñ«Ê±¶K¦³²MµØ¤j¾Ç¥Xª©ªÀ¨¾°°¼Ðñ¡AµL¼ÐñªÌ¤£±o¾P°â¡C |
¥Ø¿ý¡G²Ä¤@³¡¤ÀFPGAÀ³¥Î¶}µo°ò¦ª¾ÃÑ ²Ä1³¹µw¥ó¥»O¤Î¶°¦¨¶}µoÀô¹Ò3 1.1µw¥ó¶}µo¥»O3 1.2¶°¦¨¶}µoÀô¹Ò9 1.3FPGA¤u§@ì²z¤Îªä¤ù¤¶²Ð26 1.4¤pµ²29²Ä2³¹HDL»y¨¥°ò¦30 2.1Verilog HDL°ò¥»µ{§Çµ²ºc30 2.2Verilog HDL»y¨¥ªº¼Æ¾ÚÃþ«¬©M¹Bºâ²Å31 2.3Verilog HDL»y¨¥ªº´yz»y¥y 41 2.4Verilog¥N½X®Ñ¼g³WS54 2.5¤pµ²56²Ä¤G³¡¤À²³æ¼Æ¦rÅÞ¿è¹q¸ô³]p ²Ä3³¹²Õ¦XÅÞ¿è¹q¸ô³]p»PÀ³¥Î59 3.1°ò¥»ªù¹q¸ô59 3.2¤ñ¸û¾¹¹q¸ô65 3.3¦h¸ô¿ï¾Ü¾¹69 3.4½s½X¾¹©MĶ½X¾¹72 3.5BCD½X¤C¬qĶ½X¾¹75 3.6ºâ³NÅÞ¿è³æ¤¸ALU79 3.7¤pµ²82²Ä4³¹®É§ÇÅÞ¿è¹q¸ô³]p»PÀ³¥Î83 4.1IJµo¾¹83 4.2±H¦s¾¹©M²¾¦ì±H¦s¾¹90 4.3p¼Æ¾¹93 4.4¤ÀÀW¾¹96 4.5ºî¦X¶µ¥Ø: ¬íp¼Æ¾¹103 4.6¤pµ²105 Xilinx FPGAÀ³¥Î¶}µo¥Ø¿ý²Ä¤T³¡¤À±µ¤f¹q¸ô³]p»PÀ³¥Î ²Ä5³¹¤@¯ë²³æ±µ¤f¹q¸ô³]p»PÀ³¥Î109 5.1±±¨îLEDÅã¥Ü109 5.2¼Æ½XºÞ°ÊºA±½´yÅã¥Ü113 5.3¼Æ½XºÞºu°ÊÅã¥Ü«H®§122 5.4«öÁ䨾§Ý°Ê¹q¸ô³]p125 5.5«öÁ䦸¼ÆÅã¥Ü¹q¸ô130 5.6Áä±±¬y¤ô¿O137 5.7¯ß¨R²£¥Í¹q¸ô¤Î¨äÀ³¥Î 140 5.8§Ç¦CÀË´ú¾¹143 5.9¤pµ²150²Ä6³¹PS2±µ¤f³]p»PÀ³¥Î151 6.1PS2±µ¤f¨óij151 6.2PS2±µ¤f³]p¡X¡XÁä½L153 6.3PS2±µ¤f³]p¡X¡X¹«¼Ð157 6.4¤pµ²166²Ä7³¹VGA±µ¤f³]p»PÀ³¥Î167 7.1VGAÀ³¥Î¡X¡XÅã¥Ü±ø¯¾167 7.2VGAÀ³¥Î¡X¡XÅã¥Ü«H®§172 7.3¤pµ²176²Ä¥|³¡¤À´_Âø¼Æ¦r¨t²Î³]p»PÀ³¥Î ²Ä8³¹ºî¦X¶µ¥ØÀ³¥Î179 8.1¤ÏÀ³´ú¶q»ö179 8.2±K½XÂê182 8.3¥æ³q¿O±±¨î¾¹185 8.4¼Æ¦rÄÁ³]p189 8.5ÀW²vp³]p197 8.6«H¸¹µo¥Í¾¹³]p205 8.7ÀW²v¦X¦¨¾¹DDS IP Core213 8.8¤pµ²220²Ä9³¹Â²©öCPU³]p221 9.1²©ö³B²z¾¹³]pn¨D221 9.2²©ö³B²z¾¹¨t²Î³]p221 9.3²©ö³B²z¾¹ªº³]p¹ê²{224 9.4²©ö³B²z¾¹ªºÅçÃÒ240 9.5©Ý®i½m²ß246 9.6¤pµ²246ªþ¿ýMC8051 «ü¥Oªí247°Ñ¦Ò¤åÄm251 |
§Ç¡G |