-- 會員 / 註冊 --
 帳號:
 密碼:
  | 註冊 | 忘記密碼
站長推薦
NT售價: 340
NT售價: 395
NT售價: 345
NT售價: 345
NT售價: 295

1/17 新書到! 1/12 新書到! 1/4 新書到! 12/29 新書到!
C.G.Next購書流程Q & A站務留言版客服信箱
3ds MaxMayaRhinoAfter EffectsSketchUpZBrushPainterUGRevit
PhotoShopCorelDrawIllustratorAutoCadMasterCamSolidWorksCreo
CC++Java遊戲程式Linux嵌入式PLCFPGAMatlabNuke
駭客資料庫Oracle搜索引擎影像處理FluentSPSSANSYSUnity
單晶片AVROpenGLArduinoRaspberry Pi電路設計CadenceProtel
C#HadoopPythonstm32手機程式CortexLabviewAndroidiPhone
可查書名,作者,ISBN,3dwoo書號
詳細書籍分類

基于Xilinx Vivado的數字邏輯實驗教程

( 簡體 字)
作者:廉玉欣等類別:1. -> 電子工程 -> FPGA
譯者:
出版社:電子工業出版社基于Xilinx Vivado的數字邏輯實驗教程 3dWoo書號: 44928
詢問書籍請說出此書號!

有庫存
NT售價: 295

出版日:8/1/2016
頁數:372
光碟數:0
站長推薦:
印刷:黑白印刷語系: ( 簡體 版 )
加入購物車 加到我的最愛
(請先登入會員)
ISBN:9787121294952
作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 
作者序:

譯者序:

前言:

在過去的幾十年中,隨著半導體工藝和處理器技術的高速發展,數字電路設計經歷了革命性的發展。作為全球領先的可編程邏輯器件及完整解決方案的供應商,美國的Xilinx公司于2012年發布了新一代FPGA設計套件Vivado,其設計環境和設計方法與上一代ISE設計套件相比發生了重大變化。Vivado側重基于知識產權(Intellectual Property,IP)核的設計方法,允許用戶根據需要選擇不同的設計策略,大大提高了FPGA的設計效率。
隨著全開放、自主實驗教學模式的改革,傳統的拘泥于實驗室里的數字邏輯實驗面臨巨大的挑戰。目前,國內外很多著名高校不斷跟進技術的發展,基于新型的FPGA實驗平臺開展數字邏輯等課程的教學和實驗。Xilinx大學計劃(Xilinx University Program,XUP)針對高校師生推出一系列入門級的FPGA板卡,其中XUP A7板卡專門針對Vivado Design Suite而設計,具有Xilinx Artix-7 FPGA架構,也稱為“口袋實驗室”。每位學生都可以擁有一套低成本的FPGA板卡,能夠隨時隨地地驗證理論課程的教學內容,并將自己的設計或創意在板卡上運行,有利于培養學生的自學能力、實踐能力和創新能力。
本書內容是基于Vivado設計套件和XUP A7板卡進行安排的,利用85個例程,詳細介紹了數字邏輯實驗的基本設計方法。內容由淺入深,循序漸進,學生易于接受,不僅有利于學生對理論知識的消化吸收,而且對實踐操作具有直接指導意義。每章內容要點如下。
(1)第1章主要介紹Xilinx公司的FPGA器件系列,以及XUP A7板卡的主電路和外圍接口電路。
(2)第2章通過對比原來采用的ISE設計套件,介紹了Vivado設計套件的功能和特性、Vivado軟件安裝流程和啟動方法、Vivado設計套件的界面、標準化XDC約束文件等內容。在此基礎上,介紹了FPGA的設計流程,包括設計綜合和設計實現流程。最后介紹了VHDL和Verilog HDL兩種常見的硬件描述語言。
(3)第3章通過設計實例介紹基于Vivado進行FPGA設計的三種基本方法,分別是基于原理圖的設計實例、基于Verilog HDL語言的設計實例和74系列IP封裝設計實例。
(4)第4章主要介紹了基于Vivado的組合邏輯電路實驗,包括邏輯門電路、多路選擇器、比較器、譯碼器、編碼器、編碼轉換器、加法器、減法器、乘法器和除法器等實驗內容。
(5)第5章主要介紹了基于Vivado的時序邏輯電路實驗,包括鎖存器、觸發器、寄存器、計數器、脈沖寬度調制及時序邏輯電路綜合設計等實驗內容。
(6)第6章主要介紹了數字邏輯電路和接口實驗,包括有限狀態機、最大公約數、整數平方根、存儲器、VGA控制器、鍵盤和鼠標接口等實驗內容。
(7)第7章主要介紹了數字邏輯綜合實驗,包括數字鐘、數字頻率計、電梯控制器、波形發生電路、超聲波測距儀和手機電池保護板。
本書吸取了哈爾濱工業大學電工電子實驗教學中心教師的實踐教學經驗,并在大家的支持與指導下完成,廉玉欣負責全書的統籌規劃和文字潤飾。第1章、第2章、第3章由廉玉欣完成,第4章、第5章、6.1節∼6.5節由侯博雅完成,第7章由王猛完成,侯云鵬完成了6.6節、附錄及部分實驗驗證內容。
本書的撰寫得到了Xilinx大學計劃亞太區經理陸佳華先生和依元素科技有限公司陳俊彥經理及仝信、黃磊、于勇等多位工程師的大力支持和幫助,他們為本書的編寫提供了大量的資料和硬件平臺,向各位致以衷心的謝意!
由于FPGA技術發展迅速,編者水平有限,書中難免有錯誤和不妥之處,敬請讀者提出寶貴意見,以便于本書的修訂和完善。

編著者
2016年3月于哈爾濱工業大學
內容簡介:

本書以Xilinx公司的Vivado FPGA設計套件為基礎,以Xilinx大學計劃(Xilinx University Program,XUP)的Artix-7板卡為硬件平臺,將數字邏輯設計與硬件描述語言Verilog HDL相結合,循序漸進地介紹了基于Xilinx Vivado的數字邏輯實驗的基本過程和方法。本書主要內容包括硬件開發平臺介紹、軟件平臺介紹、FPGA設計實例、組合邏輯電路實驗、時序邏輯電路實驗、數字邏輯設計和接口實驗及數字邏輯綜合實驗。書中包含大量的設計實例,內容翔實、系統、全面。

目錄:

第1章 硬件開發平臺介紹 1
1.1 Xilinx FPGA器件 1
1.1.1 Xilinx公司簡介 1
1.1.2 Xilinx的FPGA器件系列 2
1.2 Xilinx大學計劃板卡 5
1.3 主電路及外圍接口電路 6
1.4 XUP板卡測試 21
第2章 軟件平臺介紹 23
2.1 Vivado設計套件 23
2.1.1 Vivado軟件安裝流程 24
2.1.2 IP封裝器、集成器和目錄 28
2.1.3 標準化XDC約束文件 29
2.1.4 工程命令語言 29
2.1.5 Vivado設計套件的啟動方法 30
2.1.6 Vivado設計套件的界面 31
2.2 FPGA設計流程 37
2.2.1 Vivado套件的設計流程 37
2.2.2 設計綜合流程 39
2.2.3 設計實現流程 42
2.3 硬件描述語言 45
2.3.1 VHDL簡介 46
2.3.2 Verilog HDL簡介 49
第3章 FPGA設計實例 56
3.1 基于原理圖的設計實例 56
3.1.1 簡易數字鐘實驗原理 56
3.1.2 實驗流程 57
3.2 基于Verilog HDL的設計實例 80
3.2.1 設計要求 80
3.2.2 實驗操作步驟 81
3.3 74系列IP封裝設計實例 91
3.3.1 IP核分類 91
3.3.2 IP封裝實驗流程 92
3.3.3 調用封裝后的IP 100
第4章 組合邏輯電路實驗 104
4.1 邏輯門電路 104
4.1.1 基本及常用的邏輯門 104
4.1.2 與非門電路的簡單應用 110
4.2 多路選擇器 112
4.2.1 2選1多路選擇器 113
4.2.2 4選1多路選擇器 114
4.2.3 4位2選1多路選擇器 117
4.2.4 74LS253的IP核設計及應用 119
4.2.5 74LS151的IP核設計 122
4.3 比較器 123
4.3.1 4位比較器 124
4.3.2 74LS85的IP核設計及應用 127
4.3.3 利用數據選擇器74LS151設計2位比較器 130
4.4 譯碼器 131
4.4.1 3線-8線譯碼器 131
4.4.2 74LS138的IP核設計及應用 133
4.4.3 數碼管顯示 135
4.5 編碼器 142
4.5.1 二進制普通編碼器 142
4.5.2 二進制優先編碼器 144
4.5.3 74LS148的IP核設計 145
4.6 編碼轉換器 147
4.6.1 二進制-BCD碼轉換器 147
4.6.2 格雷碼轉換器 151
4.7 加法器 152
4.7.1 半加器 152
4.7.2 全加器 153
4.7.3 4位加法器 153
4.8 減法器 157
4.8.1 半減器 157
4.8.2 全減器 157
4.9 乘法器 159
4.10 除法器 163
第5章 時序邏輯電路實驗 169
5.1 鎖存器和觸發器 169
5.1.1 鎖存器 169
5.1.2 觸發器 170
5.1.3 74LS74的IP核設計及應用 176
5.2 寄存器 178
5.2.1 基本寄存器 178
5.2.2 移位寄存器 182
5.2.3 74LS194的IP核設計及應用 189
5.3 計數器 191
5.3.1 二進制計數器 192
5.3.2 N進制計數器 195
5.3.3 任意波形的實現 201
5.3.4 74LS161的IP核設計及應用 202
5.4 脈沖寬度調制 208
5.5 時序邏輯電路綜合設計 210
第6章 數字邏輯設計和接口實驗 221
6.1 有限狀態機 221
6.1.1 Moore狀態機和Mealy狀態機 221
6.1.2 有限狀態機設計例程 221
6.2 最大公約數 234
6.2.1 GCD算法 235
6.2.2 改進的GCD算法 243
6.3 整數平方根 247
6.3.1 整數平方根算法 248
6.3.2 改進的整數平方根算法 255
6.4 存儲器 259
6.4.1 只讀存儲器(ROM) 259
6.4.2 分布式的存儲器 262
6.4.3 塊存儲器 266
6.5 VGA控制器 269
6.5.1 VGA的時序 271
6.5.2 VGA控制器實例 272
6.6 鍵盤和鼠標接口 292
6.6.1 鍵盤 293
6.6.2 鼠標 297
第 章 數字邏輯綜合實驗 306
7.1 數字鐘 306
7.2 數字頻率計 310
7.3 電梯控制器 314
7.4 波形發生電路 320
7.5 超聲波測距儀 332
7.6 手機電池保護板 337
附錄A Basys3電路圖 349
附錄B 引腳約束 356
序: