 |
-- 會員 / 註冊 --
|
 |
|
|
|
Verilog-HDL實用設計與工程制作 ( 簡體 字) |
| 作者：劉衛玲 ，常曉明 編著 | 類別：1. -> 電子工程 -> Verilog |
| 譯者： |
| 出版社：北京航空航天大學出版社 |  3dWoo書號： 44941
詢問書籍請說出此書號！【缺書】
NT售價： 295 元 |
| 出版日：7/1/2016 |
| 頁數：386 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787512421172 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：劉衛玲、常曉明編*的《Verilog-HDL實用設計 與工程制作》從實踐的角度出發，全面介紹硬件描述 語言Verilog HDL，通過與具體電路實驗的結合，使 讀者能夠輕松地掌握Verilog—HDL的語法、結構、功 能及簡單應用。
全書共分8章，**∼5章，通過應用Verilog— HDL描述的各種邏輯電路實例，詳細講解該語言的語 法結構和FPGA的開發流程；第6章，介紹硬件開發應 具備的條件；第7章，講解數字電路系統的設計思路 ；第8章，通過列舉12個簡單的應用實例，詳細介紹 工程應用系統的設計與實現的全過程。書中給出的全 部仿真結果和硬件實現均經過驗證。全書的所有 Verilog—HDL實例文件可在北京航空航天大學出版社 網站www．buaapress．com．cn的“下載專區”進行 下載。
本書可作為學習數字設計的初學者和工程技術人 員的入門書、工具書和參考資料。 |
目錄：第1章 硬件描述語言
1.1 什么是硬件描述語言HDL
1.2 基本邏輯電路的Verilog—HDL描述
1.2.1 與門邏輯電路的描述
1.2.2 與非門邏輯電路的描述
1.2.3 非門邏輯電路的描述
1.2.4 或門邏輯電路的描述
1.2.5 或非門邏輯電路的描述
1.2.6 緩沖器邏輯電路的描述
1.3 邏輯仿真
1.3.1 頂層模塊的編寫
1.3.2 寄存器類型定義
1.3.3 線網類型定義
1.3.4 底層模塊的調用
1.3.5 輸入端口波形的描述
1.3.6 二與門邏輯電路的邏輯仿真結果
第2章 Altera FPGA開發板及開發流程簡介
2.1 FPGA開發板及開發環境
2.1.1 FPGA開發板簡介
2.1.2 FPGA開發環境
2.2 二與門邏輯電路的開發實例
2.2.1 工程文件的建立
2.2.2 源文件的建立
2.2.3 綜合分析
2.2.4 ModelSim仿真
2.2.5 引腳配置
2.2.6 編譯與下載
2.2.7 硬件測試
第3章 組合邏輯電路
3.1 數據選擇器
3.1.1 2—1數據選擇器
3.1.2 2—1數據選擇器的Verilog—HDL描述
3.1.3 4—1數據選擇器
3.1.4 4—1數據選擇器的Verilog—HDL描述
3.1.5 條件操作符的使用方法
3.1.6 數據選擇器的行為描述方式
3.1.7 case語句的使用方法
3.1.8 if—else語句的使用方法
3.1.9 function函數的使用方法
3.1.10 用于仿真的頂層模塊
3.1.11 數據選擇器的邏輯仿真結果
3.2 數據比較器
3.2.1 *簡單的數據判斷方法
3.2.2 2位數據比較器
3.2.3 2位數據比較器的Verilog—HDL描述
3.2.4 2位數據比較器的邏輯仿真結果
3.2.5 數據比較器的數據寬度擴展
3.2.6 4位數據比較器的Verilog—HDL描述
3.2.7 4位數據比較器的邏輯仿真結果
3.3 編碼器
3.3.1 2位二進制編碼器
3.3.2 2位二進制編碼器的Verilog—HDL描述
3.3.3 2位二進制編碼器的邏輯仿真結果
3.4 譯碼器
3.4.1 BCD碼譯碼器
3.4.2 非完全描述的邏輯函數和邏輯表達式的簡化
3.4.3 BCD碼譯碼器的Verilog—HDL描述
3.4.4 BCD碼譯碼器的邏輯仿真結果
……
第4章 觸發器
第5章 時序邏輯電路
第6章 硬件開發應具備的條件
第7章 數字電路系統的實用設計
第8章 實用設計與工程制作
參考文獻 |
| 序： |
|
