-- 會員 / 註冊 --  
 帳號:
 密碼:
  | 註冊 | 忘記密碼
3/26 新書到! 3/19 新書到! 3/14 新書到! 12/12 新書到!
購書流程Q & A站務留言版客服信箱
3ds MaxMayaRhinoAfter EffectsSketchUpZBrushPainterUnity
PhotoShopAutoCadMasterCamSolidWorksCreoUGRevitNuke
C#CC++Java遊戲程式Linux嵌入式PLCFPGAMatlab
駭客資料庫搜索引擎影像處理FluentVR+ARANSYS深度學習
單晶片AVROpenGLArduinoRaspberry Pi電路設計CadenceProtel
HadoopPythonStm32CortexLabview手機程式AndroidiPhone
可查書名,作者,ISBN,3dwoo書號
詳細書籍分類

Verilog傳奇——從電路出發的HDL代碼設計

( 簡體 字)
作者:吳濤,繆康類別:1. -> 電子工程 -> Verilog
譯者:
出版社:電子工業出版社Verilog傳奇——從電路出發的HDL代碼設計 3dWoo書號: 45199
詢問書籍請說出此書號!

缺書
NT售價: 395

出版日:9/1/2016
頁數:456
光碟數:0
站長推薦:
印刷:黑白印刷語系: ( 簡體 版 )
加入購物車 加到我的最愛
(請先登入會員)
ISBN:9787121298448
作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 
(簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證)
作者序:

譯者序:

前言:

自打老僧加菲說書《IP核芯志》之后,不知又經歷了幾度劫數 。正所謂“滄海桑田 ”,世間已經不知出了幾多自稱“茄菲”、“力口菲”和“加菲新”的說書之人了。連虛無鎮里、小木庵對面都蓋起了一座長春觀,號稱是全真嫡傳,至于其真偽無人考據。
1.緣起核芯志
話頭回到老和尚那里,加菲本以為自己功德圓滿,退歸本寺后面勤練“秋風功”非止一日。漸漸說書的收入慢慢變薄,似乎在提醒著什么。奈何這個比丘忒是愚鈍,竟然茫然不覺。只氣得雷音寺的斗戰勝佛抓耳撓腮:“……我愚蠢的弟弟啊……”。于是大神趁著凈壇使者下凡的機會,捎話給老和尚叫他重新出山、渡人渡己。神仙喜歡玄虛,因此來用了托夢的方法。期間自有一番盛況,不需細講。加菲得到神諭曰:
“前者汝說核芯志,百喻經中三重樓。
欲得學業大圓滿,明日門前問黃冠。”
老僧到藏經閣借得《百喻經》 ,翻到《三重樓喻》一看,上面寫道:
“往昔之世,有富愚人,癡無所知。到余富家,見三重樓,高廣嚴麗,軒敞疏朗,心生渴仰,即作是念:我有財錢,不滅于彼,云何頃來而不造作如是之樓?即喚木匠而問其曰:‘解作彼家端正舍不?’木匠答言:‘是我所作。’即便語言:‘今可為我造樓如彼。’
是時,木匠即便經地壘墼作樓。愚人見其壘墼作舍,猶懷疑惑,不能了知,而問之言:‘欲作何等?’木匠答言:‘作三重屋。’愚人復言:‘我不欲作下二重之屋,先可為我作最上屋。’木匠答言:‘無有是事!何有不作最下重屋,而得造彼第二之屋?不造第二,云何得造第三重屋?’愚人固言:‘我今不用下二重屋,必可為我作最上者。’時人聞已,便生怪笑,咸作此言:‘何有不造下第一屋而得上者?’
譬如世尊四輩弟子,不能精勤修敬三寶,懶惰懈怠,欲求道果,而作是言:‘我今不用余下三果,唯求得彼阿羅漢果。’亦為時人之所嗤笑,如彼愚者,等無有異。 ”
加菲思忖道:“這不就是空中樓閣的典故嗎?老衲明白了:我佛慈悲,是感覺我的《IP核芯志》(簡稱《核芯志》)過于高深,不適合入門之人。好吧,這就等待明天值機緣,與之合作講解簡單入門的知識者也。”

花開兩朵各表一枝。
且說小木庵降神事件發生的前幾天,在沿著忘情川通往子虛鎮的小路上,來了一位騎驢的老道。但見這位道長身材修長、鼻直口方、目若朗星,身穿藍色的道袍,雖然已經顯得有些年頭了,但是卻還干凈貼身。最引人注目的地方是他身后背了一把一尺長的小寶劍。一般寶劍應該是三尺到四尺的樣子,這位老道的佩劍卻不到尋常之劍的一半長度。俗話說“一寸長一寸強,一寸短一寸險”,可見此人不僅是武林高手,更是高手中的高手。
當然,上面都是行家看到的門道,普通群眾自然不知。就在這些“不知”的情況下,道長在長春觀前下了驢子,走上臺階進入觀中。至于如何通報、如何掛單 等俗事流程,就不一一細說了。據傳此人是觀中主持師傅降階而迎的,是武當山來的高手,道號穆子。
幾日無事,無非來往辯經論道,說些《道德》和《南華》。直到降神的次日,穆子道長心血來潮,信步走到了小木庵與長春觀之間的大路之上。道長想起當年加菲和尚說書的盛況,不禁吟詩一首:
“世人都曉核心好,唯有語言忘記了。
巧妙結構和所在,面條一堆變C了!”
道士本是無心之語,卻引起了一段說書界的佳話。

正所謂“說者無心,聽者有意”,這邊一個胖大比丘面有慍色。此僧非是他人,正是按照神諭來尋有緣之人的加菲和尚。老僧正欲發作,又想起神諭上面的話:“黃冠,黃冠莫非就印了此人?”
于是他上前合十,答言道:“善哉善哉,老衲這廂有禮了!剛才聞得仙長之言,似乎對在下的《核芯志》頗有不滿啊?”
“非也非也,《核芯志》是一本好書,是教導眾人如何打通任督二脈的不二之選。只是實踐缺了基本功的教導,施主們沒有了正規語言運用的培訓。《核芯志》也就成了鏡花水月了。”
加菲尋思這正和神諭的前兩句,于是問道:“仙長的意思是需要講一講Verilog嗎?”
“然!”
“仙長不嫌棄,我倆合說一場如何?”
“那自然好!這回書就叫《Verilog語言傳奇》吧!”
“明日仙長可有空閑,到我寮房一同籌劃?”
“甚佳,不見不散!”
2.穆加九章書
穆子道長也未料到師傅交給他的任務如此簡單就能做到,甚是欣喜若狂。一夜無話,待到第二天天明,即往老家的住處去了。穆子與加菲經過一番討論,得到了九章的說書結構。據后院小沙彌偷來的草稿顯示,書的主要內容是下面這樣的。
第一章,用來介紹Verilog語言的基本知識,包括發展歷史、設計流程、時序分析、芯片結構和可綜合性等。這里的重點是幫大家建立Verilog語言與其他學科之間的聯系。另外,還需要幫助大家掌握設計數字邏輯系統需要考量的有關內容。
第二章,除了介紹IEEE有關Verilog語言的標準體系及非RTL級的設計之外,還重點說明了常量、變量及結構化模塊的內容,是學習Verilog語言的基礎。
第三章和第四章,分別介紹了用assign和always定義的組合邏輯電路的描述方法。其中包含各種運算符操作的寫法,以及條件、多選的描述。最后,以多路選擇器為例,說明了如何分析一個組合邏輯電路系統。
第五章,介紹了時序邏輯電路系統的Verilog語言描述方法,包括D觸發器及D觸發器鏈的寫法。本章還介紹了如何拆分組合電路以適應系統操作時間要求的概念。在此基礎上,介紹了三種系統速度與面積平衡的方法:并行化設計、流水線設計與時分復用設計。
第六章,結合工程實踐,介紹了經常遇到的若干問題,其中包括復位系統設計、可變移位操作、有限狀態機設計、多時鐘系統處理及循環操作的處理。
第七章,介紹了與IP核設計有關的靈活編程問題。其中涉及任務與函數的寫法、利用宏定義方法改變系統參數、利用參數方法改變系統參數及生成塊方法改變系統結構。最后綜合運用這幾種方法,給出了一個簡單的IP核——數字分頻系統——設計的例子。
第八章,說明了Verilog語言中不可綜合的部分。其一為仿真所需的數據類型、復雜運算和并行塊設計;其二包含預編譯命令;其三為系統任務與函數。本章還介紹了測試向量的概念及其編寫方法,以及Verilog語言與其他語言接口的問題。
第九章,以“直接數字式頻率合成器”系統為例,綜合前面各章介紹的知識,采用了ROM查找表、折線法和CORDIC算法分別進行了實現。本章不僅希望讀者學會如何綜合使用Verilog語言,還進一步介紹了部分算法與算法定點化的知識。
以上是后院小沙彌偷出的、后世研究穆-加聯盟的第一手資料。該資料雖然珍貴,但是難免有缺失,不過也夠后世考據者管中窺豹之用了。
據后人研究,本書適合的讀者有如下幾種。
希望學習Verilog語言的學習者,尤其是在校學生。在本書之前的有關書籍均按照程序語言之體系寫作。對于Verilog這種以電路為基礎的語言來說,它們會造成某種程度的誤解。本書創“電路門”之先河,以電路帶語言,便于讀者理解。
ASIC前端/FPGA工程師:此類施主的動手能力極強,但是也有很多未建立電路與語言的聯系,頗有C style的風格。從此后,“邏輯派”和“語法黨”皈依“電路門”者,眾。
希望了解具體實現的算法工程師:此類施主有著很好的理論知識,但是因為沒有親手做過與數字邏輯有關的設計,所以經常被某些人(這些人的居心屬于主觀問題,貧僧不做評論)忽悠。聽了二老說的書,您就有了據理力爭的本錢。
計算機硬件設計工程師:看完本書,所有憂愁都將消失。數字加速器是啥?如何做?書里都有答案。
3.閱讀有順序
數月后,子虛鎮的壺友茶社門口高掛告示“穆子加菲連口,電路語言開講”,下面有一行小字“每晚六點,茶金三文”。據當時《子虛晚報》記載,這場書一共說了九九八十一天,期間還有很多曲折,觀中書里慢慢看來。
后世的研究者發現,這兩位講本書頗得漢印的精髓:“疏可跑馬,密不插針。”換句話說,本書的順序雖然符合一般讀者認識進步的邏輯,但是絕對不建議讀者平均用力閱讀。最好的建議之一來源于《如何讀<Verilog傳奇>》的結論。
本書的內容與其他資料相比,在正文里缺少了如何使用FPGA開發環境與仿真軟件的內容。這部分知識在附錄3給出了資料的鏈接。對于不熟悉這些軟件使用的讀者而言,需要自行下載有關環境與資料,按照里面的材料練習,做到熟練掌握軟件的使用。接下來建議采用以下步驟閱讀本書。
首先,粗讀/跳讀第一章到第二章的第二講,了解基本概念。本書的基本假設是讀者都掌握了《數字電子技術》這一門基礎課。對于第一章中提到的讀者感覺陌生的內容,需要重新復習數字電子技術的內容。
其次,詳細閱讀第二章第三講開始到第五章的內容,掌握基本語法。這部分是Verilog語言的基礎,掌握這些內容基本就可以完成設計工作了。
接著,閱讀第六章和第七章的內容。這些是進階內容,需要提高的讀者應該特別注意。
接下來到了第八章,這些是做測試和驗證的內容。如果讀者以設計為主,則略讀第一講到第四講即可,重點掌握如何自己編寫測試向量。對于以測試和驗證為主的讀者,這一章的介紹是不夠的,需要另外的資料作為補充。
第九講是一個復雜的例子,重點是閱讀作者的思想、設計過程及代碼風格。
最后的幾個附錄屬于索引部分,可讀可不讀。
如此通讀完全文之后,建議讀者再回過頭來好好研究第一章的第二講到第五講的內容,并聯系自己的工程實踐,相信必有所斬獲。
內容簡介:

電路圖是代碼的基礎,代碼是電路圖的描述,這是數字邏輯系統設計的基本思路。本書正是遵循這種思路,從電路出發系統地介紹了Verilog語言的知識。本書以通俗幽默的語言介紹了Verilog語言的基礎知識以及對應的電路設計技巧,其中重點強調了“看圖(電路圖)說話(寫Verilog代碼)”的思想。除了基本知識、可綜合語句、仿真驗證外,還講解了復雜系統設計方法,介紹了3種不同算法的DDS系統的設計。通過閱讀本書,讀者可以熟練、全面地掌握針對工程實踐的Verilog語言的知識,并且了解了系統算法與定點化、系統結構與電路設計等概念。在今后的工程實踐中,這些對于一個合格的數字邏輯設計工程師而言,都是必須掌握的知識。

目錄:

忍者學校篇
第一章 基礎知識 2
加和尚說技術發展 穆金仙談語言演變
Verilog語言發展及其主要特點 5
守規并非實際迂腐 按部方為真正捷徑
ASIC與FPGA的開發流程 13
高速率信號要完整 門陣列時序可約束
FPGA的時序約束 21
打勝仗未雨需綢繆 做設計把握到細節
FPGA結構與面向FPGA的設計 30
語言設計兩面全能 初學乍練一頭霧水
Verilog語言的可綜合性 38
第二章 語言層次 47
翻譯標準穆子得意 胡說層次加菲犯難
標準內容與邏輯層次 50
跳出行為天地寬 廣面試之前必讀此節
非RTL級的Verilog簡介 57
腳踏陰陽以生四象 內存數值而出格式
常量與表達式 63
出生命名自有準則 千絲萬縷布爾邏輯
變量類型 71
工程步驟自頂向下 邏輯設計模塊連接
模塊設計與連接 77
下忍者篇
第三章 組合操作 88
科學思維三段推理 數字電路邏輯運算
邏輯運算 92
四則運算正負整數 可否綜合加減乘除
算術運算 99
適應環境多種選擇 分支導航關系比較
關系操作 107
關關雎鳩輾轉反側 位位比特拼接擴展
位拼接與選取 113
前途歧路會看地圖 系統分支選擇操作
“? :”選擇操作 122
第四章 還是組合 131
默默潛伏不求正名 時時準備立即響應
組合邏輯:reg與always 134
條件面前戲說假如 真情實感淚唱如果
選擇語句 143
數座“伊夫”管理困難 多個數值討論“案例”
多選語句 151
沙彌聽講迷途知返 老道說書指點迷津
組合邏輯綜合 160
中忍者篇
第五章 時序邏輯 167
兩個活寶鎖存觸發 一對兄弟電平邊沿
觸發器與時序邏輯 171
積香廚中穆子做面 集電芯內觸發聯串
D觸發器鏈 181
包袱重壓蝸牛行路 輕裝分擔馬蹄飛奔
時序與組合邏輯融合 192
獨木成林難于登天 兄弟協力分進合擊
并行化設計模式 204
天下大事欲速不達 建功立業集腋成裘
流水線設計模式 214
工作不滿老板發怒 一人多用調度得當
時分復用設計模式 231
第六章 工程話題 241
系統復位無上法寶 片外按鍵初級輸入
按鍵與復位 244
語言有限移位受限 智力無邊位數可變
可變移位寬度的移位操作 255
數字邏輯狀態一統 數學抽象模型兩種
有限狀態機及其代碼 262
多個時鐘滴滴答答 幾種隔離分分合合
多時鐘系統 275
重復工作令人煩惱循環描述可能綜合
循環控制 282
上忍者篇
第七章 靈活模塊 291
辟邪驅鬼書寶尉遲 復雜計算任務函數
函數與任務 294
統一環境統一定義 一起修改一起作用
宏定義與宏判斷 303
結構一致小節差異 書寫單次參數細化
參數 310

學習方法模式總結 代碼簡練生成有道
生成塊 319
綜合知識核心設計 數字分頻牛刀小試
數字分頻器核的設計 333
第八章 電路之外 334
行為涉及紅花兩朵 電路驗證各有不同
與電路無關的HDL 347
繼承而來功能豐富 范圍廣泛應用謹慎
編譯指令 356
仿真亦需輸入輸出 語言也有任務函數
系統任務與函數 364
武林高手也要吃飯 最強設計必須測試
測量向量與激勵 374
對外聯絡語言接口 勾選交通句柄函數
與其他語言/系統借口簡介 383
火影篇
第九章 綜合例子 391
脈沖時鐘時時震蕩 正弦信號刻刻查表
DDS及其基于ROM查找表的實現 394
截弓為弦祖子得率 化曲作線比丘成功
基于折線擬合的DDS實現 407
胡旋不停逐步逼近 位寬延長內外有別
基于CORDIC的DDS實現 421

常用Verilog關鍵詞的邏輯歸類 431

代碼風格與規則 434

有關開發與仿真環境的資料 438
序: