 |
-- 會員 / 註冊 --
|
 |
|
|
|
用Verilog設計FPGA樣機實例解析（Xilinx Spartan-3 版） ( 簡體 字) |
| 作者：[美]彭皮·楚 | 類別：1. -> 電子工程 -> Verilog
2. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：機械工業出版社 |  3dWoo書號： 45624
詢問書籍請說出此書號！【缺書】
NT售價： 825 元 |
| 出版日：11/1/2016 |
| 頁數：553 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787111536444 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：本書主要內容包括三部分：基本的數字電路、外圍模塊和內嵌的微控制器。首先介紹了基礎的HDL結構和對應硬件，并示范如何用這些結構來搭建基本的數字電路。其次是應用第一部分的技術為原型板設計外圍模塊，介紹了一個單獨外設的開發、實現和驗證。可以將這些模塊組成一個復雜的系統。再其次介紹了基于FPGA的軟核微控制器，即PicoBlaze，展示了如何將通用處理器和定制電路進行集成。本書通過實例深入淺出地介紹了使用Verilog對可編程邏輯器件進行設計的方法，不僅介紹了HDL的語法，重點介紹了對可編程邏輯器件的設計方法，提供了一系列使用Verilog對可編程邏輯器件進行設計的實例，書中的實例均可運行于Xilinx公司的Spartan-3原型開發板中，使讀者能夠邊動手邊學習，達到快速入門并掌握其要領的目的。 |
目錄：譯者序
原書序
致謝
第一部分基本數字電路
第1章門級組合電路3
1杄1簡介3
1杄2一般描述3
1杄3基本詞匯元素5
1杄4數據類型5
1杄4杄1四值系統5
1杄4杄2數據類型分類6
1杄4杄3數字表示6
1杄4杄4運算符7
1杄5程序結構8
1杄5杄1端口聲明8
1杄5杄2程序體9
1杄5杄3信號聲明9
1杄5杄4其他例子10
1杄6結構描述11
1杄7測試平臺14
1杄8文獻備注16
1杄9實驗17
1杄9杄1編碼17
1杄9杄2二進制解碼器門級編碼17
第2章FPGA及EDA軟件概述18
2杄1簡介18
2杄2FPGA18
2杄2杄1通用FPGA器件概述18
2杄2杄2Xilinx Spartan拟3器件概述19
2杄3Digilent S3開發板概述20
2杄4開發流程22
2杄5Xilinx ISE圖形化界面概貌24
2杄6ISE Project Navigator簡明教程26
2杄6杄1創建工程和HDL代碼28
2杄6杄2創建Testbench及執行RTL仿真29
2杄6杄3添加約束文件綜合和實現代碼29
2杄6杄4生成并下載配置文件至FPGA芯片31
2杄7Modelsim HDL仿真器簡明教程34
2杄8文獻備注39
2杄9實驗39
2杄9杄1門級大于電路39
2杄9杄2門級二進制譯碼器39
第3章寄存器傳輸級組合邏輯電路41
3杄1引言41
3杄2運算符41
3杄2杄1算術運算符42
3杄2杄2移位運算符43
3杄2杄3關系和等價運算符43
3杄2杄4按位運算符、縮減運算符和邏輯運算符43
3杄2杄5位拼接和復制運算符44
3杄2杄6條件運算符45
3杄2杄7運算符優先級46
3杄2杄8表達式位長度調整46
3杄2杄9z、x的綜合48
3杄3組合邏輯電路always塊49
3杄3杄1基本語法和行為50
3杄3杄2順序賦值語句50
3杄3杄3變量數據類型51
3杄3杄4簡單示例51
3杄4if語句53
3杄4杄1語法53
3杄4杄2示例54
3杄5case語句56
3杄5杄1語法56
3杄5杄2示例57
3杄5杄3casez和casex語句58
3杄5杄4full case與parallel case59
3杄6條件控制語句的布線結構60
3杄6杄1優先路由網絡60
3杄6杄2多路選擇網絡62
3杄7always塊的通用編碼準則63
3杄7杄1組合邏輯電路代碼的常見錯誤63
3杄7杄2準則67
3杄8參數和常量67
3杄8杄1常量67
3杄8杄2參數69
3杄8杄3Verilog拟1995的參數使用71
3杄9設計實例72
3杄9杄17段LED數碼管十六進制譯碼器72
3杄9杄2“符號—幅值”加法器76
3杄9杄3桶式移位器79
3杄9杄4簡化的浮點加法器81
3杄10文獻備注87
3杄11實驗87
3杄11杄1多功能桶式移位器87
3杄11杄2雙優先級編碼器88
3杄11杄3BCD碼增量器88
3杄11杄4浮點數大于比較電路88
3杄11杄5浮點數和有符號整型數轉換電路89
3杄11杄6增強型浮點型加法器89
第4章常規時序電路90
4杄1簡介90
4杄1杄1D觸發器和寄存器90
4杄1杄2同步系統91
4杄1杄3代碼開發92
4杄2觸發器和寄存器的HDL代碼92
4杄2杄1D觸發器93
4杄2杄2寄存器96
4杄2杄3寄存器文件97
4杄2杄4Xilinx Spartan拟3器件的存儲元件98
4杄3簡單的設計舉例99
4杄3杄1移位寄存器99
4杄3杄2二進制計數器及其轉換形式101
4杄4時序電路的測試平臺105
4杄5案例學習109
4杄5杄1LED分時復用電路109
4杄5杄2碼表118
4杄5杄3FIFO緩沖器122
4杄6文獻備注128
4杄7實驗128
4杄7杄1可編程的方波生成器128
4杄7杄2PWM和LED調節器128
4杄7杄3旋轉的方形圖案電路128
4杄7杄4心跳電路129
4杄7杄5可輪換的LED標語電路129
4杄7杄6增強的碼表129
4杄7杄7棧130
第5章有限狀態機131
5杄1引言131
5杄1杄1Mealy輸出和Moore輸出131
5杄1杄2有限狀態機表示方法132
5杄2狀態機編碼設計134
5杄3設計舉例137
5杄3杄1上升沿檢測器137
5杄3杄2去抖電路143
5杄3杄3測試電路147
5杄4文獻備注149
5杄5參考實驗150
5杄5杄1雙沿檢測器150
5杄5杄2另一種去抖電路150
5杄5杄3停車場占用計數器150
第6章帶數據路徑的有限狀態機152
6杄1簡介152
6杄1杄1單個RT操作152
6杄1杄2ASMD圖153
6杄1杄3帶寄存器的判決盒154
6杄2FSMD的代碼開發156
6杄2杄1基于RT方法學的去抖電路156
6杄2杄2帶有數據路徑元件的編碼157
6杄2杄3帶有隱含數據路徑元件的編碼161
6杄2杄4對比163
6杄2杄5測試電路165
6杄3設計實例167
6杄3杄1斐波納契數電路167
6杄3杄2除法電路171
6杄3杄3二進制向BCD碼轉換電路175
6杄3杄4周期計數器180
6杄3杄5精確的低頻計數器184
6杄4文獻備注188
6杄5實驗188
6杄5杄1另一種去抖電路188
6杄5杄2BCD碼向二進制碼轉換電路188
6杄5杄3帶有BCD I/O的斐波納契電路：設計方法Ⅰ188
6杄5杄4帶有BCD I/O的斐波納契電路：設計方法Ⅱ189
6杄5杄5尺度自適應的低頻計數器189
6杄5杄6反應定時電路190
6杄5杄7巴貝奇差分引擎模擬電路191
第7章Verilog相關的話題192
7杄1阻塞和非阻塞192
7杄1杄1概述192
7杄1杄2組合邏輯電路194
7杄1杄3存儲元件196
7杄1杄4時序電路使用阻塞和非阻塞賦值197
7杄2另外一種時序電路代碼風格200
7杄2杄1二進制計數器200
7杄2杄2FSM203
7杄2杄3FSMD204
7杄2杄4總結207
7杄3使用有符號數據類型208
7杄3杄1概述208
7杄3杄2Verilog拟1995中的有符號數209
7杄3杄3Verilog拟2001中的有符號數210
7杄4在綜合中使用函數211
7杄4杄1概述211
7杄4杄2舉例212
7杄5用于測試平臺開發的額外結構214
7杄5杄1always和initial塊214
7杄5杄2程序語句215
7杄5杄3時序控制217
7杄5杄4延時控制217
7杄5杄5事件控制218
7杄5杄6wait語句218
7杄5杄7timescale指令219
7杄5杄8系統函數和任務219
7杄5杄9自定義函數和任務224
7杄5杄10復雜測試平臺示例226
7杄6文獻備注234
7杄7實驗234
7杄7杄1使用阻塞和非阻塞賦值的移位寄存器234
7杄7杄2BCD計數器的另一種代碼風格235
7杄7杄3FIFO緩沖器的另一種代碼風格236
7杄7杄4斐波納契數電路的另一種代碼風格236
7杄7杄5雙模式比較器236
7杄7杄6增加的二進制監視器236
7杄7杄7FIFO緩沖器測試平臺236
第二部分I/O模塊
第8章UART239
8杄1引言239
8杄2UART接收子系統240
8杄2杄1過采樣步驟240
8杄2杄2波特率產生器241
8杄2杄3UART接收端241
8杄2杄4接口電路245
8杄3UART發送子系統248
8杄4UART總系統簡述252
8杄4杄1完整的UART核252
8杄4杄2UART驗證配置254
8杄5定制一個UART257
8杄6文獻備注258
8杄7實驗258
8杄7杄1具備所有特征的UART258
8杄7杄2擁有波特率自動檢測功能的UART258
8杄7杄3擁有波特率校驗位自動檢測功能的UART259
8杄7杄4UART控制的秒表259
8杄7杄5UART控制的LED標語260
第9章PS2鍵盤261
9杄1引言261
9杄2PS2接收子系統261
9杄2杄1PS2端口的物理層接口261
9杄2杄2設備到主機的通信協議262
9杄2杄3設計和代碼262
9杄3PS2鍵盤的掃描碼266
9杄3杄1掃描碼概述266
9杄3杄2掃描碼監聽電路267
9杄4PS2鍵盤接口電路271
9杄4杄1基本設計與HDL代碼271
9杄4杄2驗證電路274
9杄5文獻備注277
9杄6實驗277
9杄6杄1可選的鍵盤接口Ⅰ277
9杄6杄2可選的鍵盤接口Ⅱ277
9杄6杄3帶看門狗定時器的PS2接收子系統277
9杄6杄4鍵盤控制的秒表278
9杄6杄5鍵盤控制的移動LED橫幅278
·ⅩⅦ·第10章PS2鼠標279
10杄1引言279
10杄2PS2鼠標協議279
10杄2杄1基本操作279
10杄2杄2基本的初始化程序280
10杄3PS2傳輸子系統281
10杄3杄1主機到PS2設備的通信協議281
10杄3杄2設計和代碼282
10杄4雙向的PS2接口288
10杄4杄1基本設計和代碼288
10杄4杄2確認電路289
10杄5PS2鼠標接口293
10杄5杄1基本設計293
10杄5杄2測試電路297
10杄6文獻備注298
10杄7實驗298
10杄7杄1鍵盤控制電路298
10杄7杄2增強的鼠標接口299
10杄7杄3鼠標控制7段LED顯示器299
第11章外部SRAM300
11杄1引言300
11杄2IS61LV25616AL SRAM的特性300
11杄2杄1Block示意圖和I/O信號300
11杄2杄2時序參數302
11杄3基礎存儲控制器304
11杄3杄1Block示意圖304
11杄3杄2時序需求306
11杄3杄3SRAM的寄存器文件307
11杄4安全設計307
11杄4杄1ASMD圖307
11杄4杄2時序分析308
11杄4杄3HDL編碼(執行)309
11杄4杄4基礎測試電路313
11杄4杄5全面的SRAM測試電路316
11杄5更主流的設計322
11杄5杄1時序問題322
11杄5杄2可選設計Ⅰ323
11杄5杄3可選設計Ⅱ325
11杄5杄4可選設計Ⅲ326
11杄5杄5Xilinx公司的高級FPGA特點327
11杄6文獻備注328
11杄7實驗328
11杄7杄1512K×16配置的存儲器328
11杄7杄21M×8配置的寄存器329
11杄7杄38M×1配置的存儲器329
11杄7杄4擴展存儲器實驗電路329
11杄7杄5存儲控制器和可選設計Ⅰ的測試電路329
11杄7杄6存儲控制器和可選設計Ⅱ的測試電路329
11杄7杄7存儲控制器和可選設計Ⅲ的測試電路329
11杄7杄8DCM的存儲控制器330
11杄7杄9高性能存儲控制器330
·ⅩⅧ·第12章Xilinx Spartan拟3特殊存儲器331
12杄1簡介331
12杄2Spartant拟3設備的嵌入式存儲器331
12杄2杄1摘要331
12杄2杄2對照332
12杄3合并存儲器模塊的方法332
12杄3杄1元件例化產生的存儲器模塊332
12杄3杄2核生成器產生的存儲器模塊334
12杄3杄3通過HDL生成的存儲器模塊334
12杄4存儲器相關的HDL模板334
12杄4杄1單口RAM335
12杄4杄2雙口RAM338
12杄4杄3ROM340
12杄5文獻備注342
12杄6實驗343
12杄6杄1基于塊RAM的FIFO343
12杄6杄2基于塊RAM的棧343
12杄6杄3基于ROM的大量信號地址343
12杄6杄4基于ROM的sin(x)函數343
12杄6杄5基于ROM的sin(x)和cos(x)函數344
·ⅩⅨ·第13章VGA控制器I：圖形345
13杄1簡介345
13杄1杄1CRT的基本工作方式345
13杄1杄2S3板上的VGA端口346
13杄1杄3視頻控制器347
13杄2VGA同步348
13杄2杄1水平同步348
13杄2杄2垂直同步349
13杄2杄3VGA同步信號的時序計算350
13杄2杄4HDL實現351
13杄2杄5測試電路354
13杄3像素生成電路概述355
13杄4使用對象映射圖的圖像生成356
13杄4杄1矩陣對象357
13杄4杄2非矩陣對象362
13杄4杄3活動的對象364
13杄5位圖映射的圖像生成372
13杄5杄1雙口RAM實現373
13杄5杄2單口RAM實現378
13杄6文獻備注379
13杄7實驗379
13杄7杄1VGA測試圖案發生器379
13杄7杄2SVGA模式同步電路379
13杄7杄3可視化屏幕調整電路380
13杄7杄4箱子里球的電路380
13杄7杄5箱子里兩個球的電路380
13杄7杄6兩個游戲者的游戲380
13杄7杄7越獄游戲380
13杄7杄8全屏圓點軌跡381
13杄7杄9鼠標指針電路381
13杄7杄10小屏幕內鼠標軌跡電路381
13杄7杄11全屏幕鼠標軌跡電路382
第14章VGA控制器Ⅱ：示例383
14杄1簡介383
14杄2舉例383
14杄2杄1點陣的特性383
14杄2杄2字體ROM384
14杄2杄3基本文本生成電路386
14杄2杄4字體顯示電路387
14杄2杄5字體縮放比例390
14杄3全屏文本顯示391
14杄4完整的乒乓游戲設計396
14杄4杄1文本子系統396
14杄4杄2修正圖像分系統404
14杄4杄3輔助計算器406
14杄4杄4頂層系統408
14杄5文獻備注415
14杄6實驗415
14杄6杄1旋轉旗幟415
14杄6杄2指針的下劃線415
14杄6杄3雙模式文本顯示415
14杄6杄4鍵盤文本輸入415
14杄6杄5UART終端416
14杄6杄6方波顯示416
14杄6杄7簡單的四路邏輯分析器416
14杄6杄8完整的雙人乒乓游戲417
14杄6杄9完整的通關游戲417
·ⅩⅩ·第三部分PicoBlaze微控制器
第15章PicoBlze概述421
15杄1簡介421
15杄2定制硬件和軟件421
15杄2杄1從專用FSMD到通用微控制器421
15杄2杄2微控制器的應用423
15杄3PicoBlaze概述424
15杄3杄1基本組成424
15杄3杄2頂層HDL模塊425
15杄4開發流程426
15杄5指令集428
15杄5杄1編程模式428
15杄5杄2指令格式429
15杄5杄3邏輯指令429
15杄5杄4算術指令430
15杄5杄5比較和檢驗指令431
15杄5杄6移位和循環指令432
15杄5杄7數據傳輸指令434
15杄5杄8程序控制指令436
15杄5杄9中斷指令440
15杄6偽指令聲明指令441
15杄6杄1KCPSM3匯編偽指令441
15杄6杄2PBlazeIDE匯編偽指令441
15杄7文獻備注442
·Ⅹ?·第16章PicoBlaze匯編語言開發443
16杄1簡介443
16杄2有效的代碼表443
16杄2杄1KCPSM3協議443
16杄2杄2比特操作443
16杄2杄3多字節數據處理445
16杄2杄4控制結構446
16杄3子程序開發449
16杄4編程450
16杄4杄1示例451
16杄4杄2程序文件457
16杄5匯編代碼處理459
16杄5杄1KCSPM3編譯460
16杄5杄2PBlazeIDE仿真460
16杄5杄3JTAG重載463
16杄5杄4PBlazeIDE編譯463
16杄6PicoBlaze綜合464
16杄7文獻備注466
16杄8實驗466
16杄8杄1有符號數乘法運算466
16杄8杄2多字節乘法運算466
16杄8杄3循環位移功能466
16杄8杄4高低位互置功能466
16杄8杄5二進制碼至BCD碼轉換466
16杄8杄6BCD碼至二進制碼轉換467
16杄8杄7心跳電路467
16杄8杄8旋轉閃亮LED電路467
16杄8杄9離散LED調光器467
·Ⅹ?·第17章PicoBlaze I/O接口468
17杄1簡介468
17杄2輸出端口468
17杄2杄1output指令及時序468
17杄2杄2輸出接口469
17杄3輸入端口472
17杄3杄1輸入指令和時序472
17杄3杄2輸入接口472
17杄4包括開關輸入和7段LED顯示接口的二次方計算程序474
17杄4杄1輸出接口475
17杄4杄2輸入接口476
17杄4杄3集成代碼開發478
17杄4杄4HDL代碼開發488
17杄5結合組合乘法器和UART控制器的乘法程序492
17杄5杄1乘法器接口492
17杄5杄2UART接口493
17杄5杄3匯編代碼開發494
17杄5杄4HDL代碼開發508
17杄6文獻備注512
17杄7實驗512
17杄7杄1低頻計數器Ⅰ512
17杄7杄2低頻計數器Ⅱ513
17杄7杄3自適應低頻計數器513
17杄7杄4利用軟件定時器替代基礎反應定時器513
17杄7杄5包含硬件定時器的反應定時器513
17杄7杄6增強型反應定時器513
17杄7杄7小屏幕鼠標跟蹤電路514
17杄7杄8全屏幕鼠標跟蹤電路514
17杄7杄9增強型跑馬燈字幕514
17杄7杄10乒乓游戲514
17杄7杄11文本編程器514
第18章PicoBlaze中斷接口515
18杄1簡介515
18杄2PicoBlaze里的中斷操作515
18杄2杄1軟件處理515
18杄2杄2時序圖517
18杄3外部接口517
18杄3杄1中斷請求信號517
18杄3杄2多重中斷請求518
18杄4軟件發展描述519
18杄4杄1中斷作為一個可選擇的計劃方案519
18杄4杄2中斷服務程序的發展519
18杄5設計用例520
18杄5杄1接口中斷520
18杄5杄2中斷服務程序的發展521
18杄5杄3集成代碼的發展521
18杄5杄4HDL代碼的發展524
18杄6文獻備注528
18杄7實驗528
18杄7杄1可選擇的計時器中斷服務程序528
18杄7杄2可編程的計時器529
18杄7杄3設置按鈕中斷服務程序529
18杄7杄4兩個請求的中斷服務程序529
18杄7杄54個請求的中斷控制器529
·Ⅹ𥸎·附錄Verilog舉例531
A杄1數值和運算符531
A杄1杄1有符號數和無符號數531
A杄1杄2運算符531
A杄2一般的Verilog構造532
A杄2杄1全部代碼的組成532
A杄2杄2例化部分534
A杄3條件運算符操作以及if和case語句535
A杄3杄1條件運算符操作和if語句535
A杄3杄2case語句536
A杄4用always過程塊組成的電路537
A杄4杄1過程塊無默認輸出值537
A杄4杄2過程塊輸出有默認值538
A杄5寄存組成538
A杄5杄1寄存器模板538
A杄5杄2寄存器文件539
A杄6時序電路540
A杄7有限狀態機541
A杄8有限狀態機數據544
A杄9S3開發板的約束文件S3杄UCF547
參考文獻552
|
| 序： |
|
