Altera FPGA¦ñ§Aª±ÂàUSB3.0»PLVDS ( ²Åé ¦r) |
§@ªÌ¡G§d«p¯è | Ãþ§O¡G1. -> ¹q¤l¤uµ{ -> FPGA |
ĶªÌ¡G |
¥Xª©ªÀ¡G²MµØ¤j¾Ç¥Xª©ªÀ | 3dWoo®Ñ¸¹¡G 49059 ¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I¡i¯Ê®Ñ¡j NT°â»ù¡G 295 ¤¸ |
¥Xª©¤é¡G6/1/2018 |
¶¼Æ¡G250 |
¥úºÐ¼Æ¡G0 |
|
¯¸ªø±ÀÂË¡G |
¦L¨ê¡G¶Â¥Õ¦L¨ê | »y¨t¡G ( ²Åé ª© ) |
|
¥[¤JÁʪ«¨® ¢x¥[¨ì§Úªº³Ì·R (½Ð¥ýµn¤J·|û) |
ISBN¡G9787302491774 |
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç |
(²Åé®Ñ¤W©Òz¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, YŪªÌ»Ýn½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ) |
§@ªÌ§Ç¡G |
ĶªÌ§Ç¡G |
«e¨¥¡GFPGA§Þ³N¦b·í¤U¦UºØ¹q¤l³]pÀ³¥Î¤¤¶V¨Ó¶V¤õ¼ö¡A¥¦ªº¦¨¥»ÁöµMÁÙ¬O°ª°ª¦b¤W¡A¦ý¬Oµ¹¹q¤l¨t²Î©Ò±a¨Óªº¤£¥i¶qªº³t«×©M±a¼e¡A¥H¤Î¥¦¦bÆF¬¡©Ê¡B¤p«¬©Ê¤è±ªºÀu¶Õ¡A¶V¨Ó¶V¬°¦UºØ¹ï©Ê¯àn¨D°ª¡B°¾«©w¨î¤Æ»Ý¨Dªº¶}µoªÌ©Ò«C·ý¡C¦Ó¨Ï¥ÎLVDS¡BUSB±µ¤f¶i¦æ°ª³t¼Æ¾Ú¶Ç¿é¤]¬O«Ü¦h¤j¼Æ¾Úªö¶°À³¥Îªº¥²³Æ¡C ¦]¦¹¡Aµ§ªÌµ²¦X¹ê»Ú¤uµ{¶µ¥Øªº»Ý¨D¡A¬°¼s¤j¶}µoªÌ¶q¨¥´³y¤F°ò¤_§C¦¨¥»¡B°ª©Ê»ù¤ñªºAltera Cyclone ¢¼ FPGA¾¹¥ó+LVDS+USB 3.0ªºµw¥ó¶}µo¥»O¡C°ò¤_³oÓ¥»O¡A¥[¤W¥»±Ð§÷ªº¹ê¨ÒÁ¿¸Ñ¡A¬Û«H¥i¥HÀ°§UŪªÌ§Ö³t¦a´x´¤³oÓ쫬¨t²Î¡A¬Æ¦Ü±N¨ä²¾´ÓÀ³¥Î¨ì¨ãÅ骺¶µ¥Ø©Î²£«~¤¤¡C ¥þ®Ñ¦@7³¹¡C ²Ä1³¹ÄÄÄÀFPGA¡BLVDS©MUSBªº¤@¨Ç°ò¥»·§©À©MÀ³¥ÎI´º¡C ²Ä2³¹±qFPGA¶}µo¥»Oªº¹q¸ôªO³]p¤J¤â¡A¤¶²ÐFPGAªO¯Åµw¥ó¹q¸ô³]pnÂI¡A¥H¤Î¥»®Ñ°t®M¶}µo¥»Oªº©PÃä¥~³ò¹q¸ôªº³]p¡C ²Ä3³¹Á¿z¶}µoÀô¹Òªº·f«Ø¡A¥]¬AAltera FPGA¶°¦¨¶}µoÀô¹ÒQuartus ¢º¡B¥é¯u¤u¨ãModelSim¡B¤å¥»½s¿è¾¹Notepad++¡B¤U¸ü¾¹ÅX°Ê¡BUARTÅX°Ê¡BUSB 3.0±±¨î¾¹ªä¤ùFX3¹ïÀ³ªºSDK©MÅX°Ê¦w¸Ë¡C ²Ä4³¹¥H¤@ӳ̰ò¥»ªºFPGA¹ê¨Ò¤Þ»âŪªÌ´x´¤¤@Ó§¹¾ãªºFPGA¶}µo¬yµ{¡A³o¤]¥]¬A¤FFPGAªº¤U¸ü°t¸m©M¥N½X©T¤Æ¾Þ§@¡C ²Ä5³¹¬J¦³¶}µo¥»OªO¸üªºDDR2 SDRAM¡BUART¥~³]ªº°ò¦ÅX°Ê¹ê¨Ò¡A¤]¥]§t¦p¦ó·f«Ø¤@Ó³n®Ö³B²z¾¹NIOS ¢º¨t²Î¦}¹B¦æ´O¤J¦¡³n¥óµ{§Çªº¹ê¨Ò¡C ²Ä6³¹¶°¤¤¦bUSB 3.0±±¨î¾¹ªä¤ùFX3¬ÛÃöªº¹ê¨Ò¤W¡A¬J¦³³æ¿WFX3©MPCªºUSB 3.0¶Ç¿é¹ê¨Ò¡A¤]¦³FPGA+FX3©MPC¤§¶¡ªºUSB 3.0¼Æ¾Ú¶Ç¿é¹ê¨Ò¡C ²Ä7³¹Á¿¸Ñ¦p¦ó¨Ï¥ÎFPGA¹ê²{LVDS±µ¤fÀ³¥Î¡A¥]¬ALVDS²G´¹«ÌªºÅX°Ê¡BLVDS¦¬µo³]p¥H¤Î¥]§tCRC®ÕÅ窺LVDS¦¬µo³]p¡C ¥»®Ñ°t®M¨Òµ{½Ð¦b²MµØ¤j¾Ç¥Xª©ªÀºô¯¸¥»®Ñ¶±¤U¸ü¡C §d«p¯è¡]ºô¦W¡G ¯SÅv¦P¾Ç¡^ 2018¦~1¤ë¤_¤W®ü |
¤º®e²¤¶¡G¥»®Ñ¥Dn¨Ï¥ÎAltera¤½¥qªºCyclone ¢¼ FPGA¾¹¥ó¡]¤Þ¥X¦Û±aªºLVDS±µ¤f¡^©MCypress¤½¥qªºUSB 3.0±±¨î¾¹ªä¤ùFX3¡A¥H¤Î¤@¨Ç±`¨£ªºDDR2¦sÀx¾¹¡BUART¹q¸ô¡BÂX®i±µ¤fµ¥¡A¥Ñ²L¤J²`¦a¤Þ»âŪªÌ±qªO¯Å³]p¡B³n¥ó¤u¨ã¡B¬ÛÃöÅX°Ê¦w¸Ë¡B°ò¦ªºFPGA¹ê¨Ò¥H¤Î°ò¤_FPGAªºUART¡BDDR2¡BUSB 3.0¡BLVDS¶Ç¿é¹ê¨Ò¤J¤â¡A´x´¤FPGA¦UºØ¤ù¤º¸ê·½ªºÀ³¥Î¥H¤Î±µ¤f®É§Çªº³]p¡C ¥»®Ñ°ò¤_¯S©wªºFPGA¶}µo¥»O¡A¬J¦³¨¬°÷ªº²z½×ª¾Ãѧ@¤ä¼µ¡A¤]¦³Â×´Iªº¨Òµ{¶i¦æ¹ê½î¾Ç²ß¡A¦}¥B¬ï´¡µÛµ§ªÌ¦h¦~FPGA¾Ç²ß©M¶}µo¹Lµ{¤¤ªº¦UºØ¸gÅç©M§Þ¥©¡C¹ï¤_§Æ±æ°ò¤_FPGA¹ê²{LVDS©MUSB 3.0¶}µoªº¤uµ{®v¡A¥»®Ñ©Ò´£¨Ñªº«Ü¦h¹ê¨Ò¬O«Ü¦nªº°Ñ¦Ò쫬¡A¦³§U¤_¹ê²{§Ö³t¨t²Î쫬ªº¶}µo¡C |
¥Ø¿ý¡GContents
²Ä1³¹FPGA¡BUSB»PLVDS·§z 1.1FPGAµo®i·§z 1.2FPGAªºÀu¶Õ 1.3FPGAÀ³¥Î»â°ì 1.4FPGA¶}µo¬yµ{ 1.5USB±µ¤f·§z 1.5.1USBµo®i¥v 1.5.2USB3.0·§z 1.6LVDS±µ¤f·§z ²Ä2³¹¹êÅ祻OªO¯Å¹q¸ô¸Ô¸Ñ 2.1ªO¯Å¹q¸ô¾ãÅé¬[ºc 2.2¹q·½¹q¸ô 2.3FPGA®ÉÄÁ»P´_¦ì¹q¸ô 2.3.1FPGA®ÉÄÁ´¹®¶¹q¸ô 2.3.2FPGA´_¦ì¹q¸ô 2.4FPGA°t¸m¹q¸ô 2.5FPGA¨Ñ¹q¹q¸ô 2.6DDR2ªä¤ù¹q¸ô 2.7UARTªä¤ù¹q¸ô 2.8LVDS±µ¤f»P²G´¹«ÌI¥ú±µ¤f¹q¸ô 2.8.1®t¤À¨«½u 2.8.2ªý§Ü¤Ç°t 2.8.3LVDS©M³æºÝ«H¸¹¶¡ªº¦êÂZ 2.8.4¹qºÏ¤zÂZ 2.8.5LVDS½uÆl¿ï«¬ 2.8.6LVDS³s±µ¾¹©w¸q 2.9USB3.0±±¨î¾¹FX3¹q¸ô 2.10ÂX®i±µ¤f¹q¸ô 2.11FPGA¤Þ¸}©w¸q ²Ä3³¹³n¥ó¦w¸Ë»P°t¸m 3.1³n¥ó¤U¸ü©M³\¥iÃҥӽР3.2Quartus¢º»PModelSimúQAlteraªº¦w¸Ë 3.3¤å¥»½s¿è¾¹Notepad++¦w¸Ë 3.4Quartus¢º¤¤¨Ï¥ÎNotepad++ªºÃöÁp³]¸m 3.5USBúQBlasterªºÅX°Ê¦w¸Ë 3.5.1WindowsXP¨t²ÎªºUSBúQBlaster¦w¸Ë 3.5.2¦bWindows7¨t²Î¦w¸ËUSBúQBlaster 3.5.3¦bWindows8¨t²Î¦w¸ËUSBúQBlaster 3.6¦ê¤fªä¤ùÅX°Ê¦w¸Ë 3.6.1ÅX°Ê¦w¸Ë 3.6.2³]³ÆÃѧO 3.7USB3.0±±¨î¾¹FX3ªºSDK¦w¸Ë 3.8USB3.0±±¨î¾¹FX3ªºÅX°Ê¦w¸Ë
AlteraFPGA¦ñ§Aª±ÂàUSB3.0»PLVDS
²Ä4³¹²Ä¤@Ó¨Òµ{»PFPGA¤U¸ü°t¸m·§z 4.1LED°{Ã{»PPLL°t¸m¹ê¨Ò 4.1.1¥\¯à·§z 4.1.2·s«ØQuartus¢º¤uµ{ 4.1.3IP®Ö°t¸m¡X¡XPLL 4.1.4¤Þ¸}¤À°t 4.1.5¶~¸m¤Þ¸}³]¸m 4.1.6Verilog¥N½X¸ÑªR 4.2AlteraFPGA°t¸m¤è¦¡·§z 4.2.1AS°t¸m¤è¦¡ 4.2.2PS°t¸m¤è¦¡ 4.2.3JTAG°t¸m¤è¦¡ 4.3°ò¤_JTAGªºsof¤å¥óFPGA¦b½u¿N¿ý 4.4°ò¤_JTAGªºjic¤å¥óSPIFlash©T¤Æ ²Ä5³¹DDR2¡BUART¥H¤ÎNios¢º¹ê¨Ò 5.1DDR2±±¨î¾¹¶°¦¨»PŪ/¼g´ú¸Õ 5.1.1¥\¯à·§z 5.1.2IP®Ö°t¸m¡X¡X¤ù¤ºRAM 5.1.3IP®Ö°t¸m¡X¡XDDR2±±¨î¾¹ 5.1.4DDR2¤Þ¸}¹q¥³]¸m 5.1.5Verilog¥N½X¸ÑªR 5.1.6ªO¯Å½Õ¸Õ 5.2UART2USBªºLoopback¦¬µo¹ê¨Ò 5.2.1¥\¯à·§z 5.2.2Verilog¥N½X¸ÑªR 5.2.3ªO¯Å½Õ¸Õ 5.3°ò¤_³Ì¤pNios¢º¨t²ÎªºSystemID¥´¦L¹ê¨Ò 5.3.1Qsys¨t²Î·§z 5.3.2Qsys¤u¨ã°ò¥»¨Ï¥Î 5.3.3Qsys²Õ¥ó²K¥[»P¤¬³s 5.3.4Qsys¨t²Î¥Í¦¨ 5.3.5Quartus¢º¤uµ{³]p¹ê²{ 5.3.6³n¥ó¶}µo¤u¨ãEDS 5.3.7SystemID¥~³]±H¦s¾¹ 5.3.8ªO¯Å½Õ¸Õ ²Ä6³¹USB3.0±±¨î¾¹FX3¹ê¨Ò 6.1°ò¤_FX3¤º³¡DMAªºUSB¶Ç¿éLoopback¹ê¨Ò 6.1.1¥\¯à·§z 6.1.2©T¥ó½sĶ»P©T¤Æ¤å¥ó¥Í¦¨ 6.1.3µw¥ó³s±µ»P³]³ÆÃѧO 6.1.4FX3ªºUSBBoot¥[¸ü 6.1.5ªO¯Å½Õ¸Õ 6.2FX3ªºSPIFlash¥N½X©T¤Æ 6.2.1±Ò°Ê³]¸m 6.2.2SPIFlash©T¤Æ 6.3°ò¤_FX3¤º³¡DMAªºUSB¼Æ¾Ú§]¦R¶q´ú¸Õ 6.3.1µw¥ó³s±µ 6.3.2FX3ªºUSBBoot¥[¸ü 6.3.3FX3ªº°ò¥»Streamer¥\¯àºt¥Ü 6.4°ò¤_FX3ªºUVC¶Ç¿é¨óij¹ê¨Ò 6.4.1µw¥ó³s±µ 6.4.2FX3ªºUSBBoot¥[¸ü 6.4.3UVC³]³ÆÃѧO 6.5FX3©T¥óSlaveFIFO°t¸mקﻡ©ú 6.5.1¥\¯à·§z 6.5.2GPIF¢ºDesigner¶}±Ò»P¤uµ{¥[¸ü 6.5.3GPIF¢º±µ¤f°t¸m»P¤uµ{½sĶ 6.5.4IDE¤U©T¥ó¤uµ{¥[¸ü 6.5.5IDE¤U©T¥ó¤uµ{½sĶ 6.6°ò¤_FPGAúQFX3SlaveFIFO±µ¤fªºLoopback¹ê¨Ò 6.6.1¥\¯à·§z 6.6.2©T¥ó¤U¸ü 6.6.3FPGA¥N½X¸ÑªR 6.6.4SignalTap¢º¦b½uÅÞ¿è¤ÀªR»ö¬d¬Ý±µ¤f®É§Ç 6.7°ò¤_FPGAúQFX3SlaveFIFO±µ¤fªºStreamOUT¹ê¨Ò 6.7.1¥\¯à·§z 6.7.2©T¥ó¤U¸ü 6.7.3FPGA¥N½X¸ÑªR 6.7.4SignalTap¢º¦b½uÅÞ¿è¤ÀªR»ö¬d¬Ý±µ¤f®É§Ç 6.7.5¦bStreamer¤¤¬d¬Ý¼Æ¾Ú§]¦R¶q 6.8°ò¤_FPGAúQFX3SlaveFIFO±µ¤fªºStreamIN¹ê¨Ò 6.8.1¥\¯à·§z 6.8.2©T¥ó¤U¸ü 6.8.3FPGA¥N½X¸ÑªR 6.8.4SignalTap¢º¦b½uÅÞ¿è¤ÀªR»ö¬d¬Ý±µ¤f®É§Ç 6.8.5Streamer¤u¨ã´ú¸Õ¼Æ¾Ú§]¦R¶q ²Ä7³¹LVDS¦¬µo¶Ç¿é¹ê¨Ò 7.1LVDS²G´¹«ÌÅX°Ê¹ê¨Ò 7.1.1¥\¯à·§z 7.1.2IP®ÖALTLVDS_TX³Ð«Ø»P°t¸m 7.1.3IP®ÖALTLVDS_TX¥\¯à»P±µ¤f»¡©ú 7.1.4¥N½X¸ÑªR 7.1.5ªO¯Å½Õ¸Õ 7.2°ò¤_¦ê¤f©R¥O´VªºLVDS²G´¹«Ì´ú¸Õ¬É±³]p 7.2.1³]p·§z 7.2.2¦ê¤f±±¨î¨óij 7.2.3¥N½X¸ÑªR 7.2.4ªO¯Å½Õ¸Õ 7.3LVDS¼Æ¾Ú¦¬µo¹ê¨Ò 7.3.1¥\¯à·§z 7.3.2IP®ÖALTLVDS_TX³Ð«Ø»P°t¸m 7.3.3IP®ÖALTLVDS_RX³Ð«Ø»P°t¸m 7.3.4¦ì¹ï»ô³B²z 7.3.5¥N½X¸ÑªR 7.3.6¸Ë°t»¡©ú 7.3.7ªO¯Å½Õ¸Õ 7.4±aCRC®ÕÅ窺LVDS¼Æ¾Ú¦¬µo¹ê¨Ò 7.4.1¥\¯à·§z 7.4.2CRC®ÕÅç°ò¥»ì²z 7.4.3CRC8®ÕÅç¥N½X¥Í¦¨ 7.4.4¥N½X¸ÑªR 7.4.5¸Ë°t»¡©ú 7.4.6ªO¯Å½Õ¸Õ °Ñ¦Ò¤åÄm
|
§Ç¡G |