-- ·|­û / µù¥U -- ¡@
¡@±b¸¹¡G
¡@±K½X¡G
¡@ | µù¥U | §Ñ°O±K½X
3/26 ·s®Ñ¨ì¡I 3/19 ·s®Ñ¨ì¡I 3/14 ·s®Ñ¨ì¡I 12/12 ·s®Ñ¨ì¡I
ÁʮѬyµ{¡EQ & A¡E¯¸°È¯d¨¥ª©¡E«ÈªA«H½c
¢x 3ds Max¢x Maya¢x Rhino¢x After Effects¢x SketchUp¢x ZBrush¢x Painter¢x Unity¢x
¢x PhotoShop¢x AutoCad¢x MasterCam¢x SolidWorks¢x Creo¢x UG¢x Revit¢x Nuke¢x
¢x C#¢x C¢x C++¢x Java¢x ¹CÀ¸µ{¦¡¢x Linux¢x ´O¤J¦¡¢x PLC¢x FPGA¢x Matlab¢x
¢x Àb«È¢x ¸ê®Æ®w¢x ·j¯Á¤ÞÀº¢x ¼v¹³³B²z¢x Fluent¢x VR+AR¢x ANSYS¢x ²`«×¾Ç²ß¢x
¢x ³æ´¹¤ù¢x AVR¢x OpenGL¢x Arduino¢x Raspberry Pi¢x ¹q¸ô³]­p¢x Cadence¢x Protel¢x
¢x Hadoop¢x Python¢x Stm32¢x Cortex¢x Labview¢x ¤â¾÷µ{¦¡¢x Android¢x iPhone¢x
¥i¬d®Ñ¦W,§@ªÌ,ISBN,3dwoo®Ñ¸¹
¸Ô²Ó®ÑÄy¤ÀÃþ

FPGA²{¥N¼Æ¦r¨t²Î³]­p¡X¡X°ò¤_Xilinx¥i½sµ{ÅÞ¿è¾¹¥ó»PVivado¥­»O

( ²Åé ¦r)
§@ªÌ¡G©s¾Ë¤¸¡B¿ú°¶±dÃþ§O¡G1. -> ¹q¤l¤uµ{ -> FPGA
ĶªÌ¡G
¥Xª©ªÀ¡G²MµØ¤j¾Ç¥Xª©ªÀFPGA²{¥N¼Æ¦r¨t²Î³]­p¡X¡X°ò¤_Xilinx¥i½sµ{ÅÞ¿è¾¹¥ó»PVivado¥­»O 3dWoo®Ñ¸¹¡G 50856
¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I

¡i¯Ê®Ñ¡j
NT°â»ù¡G 395 ¤¸

¥Xª©¤é¡G4/1/2019
­¶¼Æ¡G500
¥úºÐ¼Æ¡G0
¯¸ªø±ÀÂË¡G
¦L¨ê¡G¶Â¥Õ¦L¨ê»y¨t¡G ( ²Åé ª© )
¥[¤JÁʪ«¨® ¢x¥[¨ì§Úªº³Ì·R
(½Ð¥ýµn¤J·|­û)
ISBN¡G9787302499138
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç
(²Åé®Ñ¤W©Ò­z¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, ­YŪªÌ»Ý­n½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ)
§@ªÌ§Ç¡G

ĶªÌ§Ç¡G

«e¨¥¡G

¥ÑXilinx¤½¥qµo©úªºFPGA§Þ³N¡A«ö·Ó¼¯º¸©w«ß¤w¸g¾ú¤F30¦h¦~ªºµo®i¾úµ{¡A¥¦ªº¥i½sµ{¯S©Ê¨Ï¨ä¦¨¬°¹q¤l²£«~³]­p©MÅçÃÒ¤£¥i©Î¯Êªº¤â¬q¡A¦b¼Æ¦r«H¸¹³B²z(DSP)¨t²Î©M´O¤J¦¡¨t²Îµ¥³]­p»â°ì¤]±o¨ì¤é¯q¼sªxªºÀ³¥Î¡C¬°¤F¾AÀ³¨³³tµo®iªº§Þ³N¶i¨B¡A°ö¾i¥X²Å¦X·s®É¥N­n¨Dªº¦X®æ¤H¤~¡Aªñ¦~¨Ó¤j¾Ç±Ð¨|§Q¥ÎFPGAªº¥i½sµ{¯S©Ê¶i¦æ¤F¼sªxªº±´¯Á¡A¤]¨ú±o¤F¥O¤HÆf¥Øªº¦¨ªG¡A¨Ò¦p±o¨ì±Ð¨|³¡»{¥iªº¤f³U¹êÅçªO¡A¥H¤Î³e¬ï¦¡±Ð¨|©M¤uµ{¹ê°Vµ¥±Ð§ï±¹¬I¡C
®Ú¾Úªñ´Á¦b¦h­Ó¤j¾Ç¶i¦æ¼Æ¦r¨t²Î©M´O¤J¦¡¨t²Î¤uµ{¹ê°Vªº¸g¾ú¡Aµ²¦X°ê®a¹ï·s«¬¤H¤~°ö¾iªº­n¨D¡A¥H¤Î®Ú¾ÚŪªÌ¹ï§Q¥ÎFPGA³]­p²{¥N¼Æ¦r¨t²Îªº»Ý¨D¡A¿ï¨ú¥Ø«e¬y¦æªºFPGA¾¹¥ó¡B³]­p¤u¨ã©M³]­p»y¨¥½s¼g¤F¦¹®Ñ¡C¥»®Ñ¿ï¥ÎXilinx¤½¥q7¨t¦C¥þ¥i½sµ{FPGA©MSoC¡A2017x³Ì·sª©¥»ªºVivado³]­p¤u¨ã¡A¥H¤Î¦b³\¦h¤j¾Ç±o¨ì¼sªxÀ³¥Îªº¨Ì¤¸¯À¤½¥q¶}µoªºEGO1¶}µoªO¡A§@¬°¾Ç¥Íªº¤f³U¹êÅçªOÀH¨­Äâ±a¡A¤£¶È¥i¥H¨Ï³]­p¶µ¥Ø¦bFPGAµw¥ó¤W¹B¦æ¡A¤]¥i¥H³q¹L¹êÅçÅçÃÒ¡B²z¸Ñ©M¹B¥Î©Ò¾Çª¾ÃÑ¡C
Verilog HDL¬O³]­pªÌ­Ì³ß·Rªº»y¨¥¡A»PVHDL¬Û¤ñ¡A§ó¸`¬Ù¥N½X¡A§ó±µªñC»y¨¥¡A¾A¦X¦³C»y¨¥°ò¦ªºÅªªÌ¾Ç²ß¡A¦]¦¹³Q·~¬É¼sªx¨Ï¥Î¡A¤]¬°¥»®Ñ©Òªö¥Î¡C
¥þ®Ñ¦@8³¹¡C
²Ä1³¹¤¶²Ð²{¥N¼Æ¦r¨t²Î³]­p·§½×¡A¥]¬A²{¥N¼Æ¦r¨t²Î¼h¦¸¤Æªº³]­p·§©À¡B¦hºØ´y­z¤èªk©MIP¡BSoC·§©À¡C¥»³¹¨Ïªì¾ÇªÌ¹ï²{¥N¼Æ¦r¨t²Î³]­p¦³¤@­Ó¾ãÅ骺»{ÃÑ¡C
²Ä2³¹¤¶²Ð¾ú¥NFPGA¾¹¥óªºµ²ºc¯SÂI¡Bµw¥ó¸ê·½©M°t¸m¤èªk¡A¬°¶i¤@¨Bªº³]­p©MÀu¤Æ³þ©w¥²­nªº¾¹¥ó°ò¦¡C
²Ä3³¹¤¶²ÐVerilog HDLªº°ò¥»»yªk©M³]­p¹ê¨Ò¡A¬O¥þ®Ñªº³]­p»y¨¥°ò¦±Ðµ{¡C
²Ä4³¹¤¶²ÐVivado¤u¨ã½sµ{¡B¥é¯u¡Bºî¦X©M¹ê²{ªº³]­p¬yµ{¡A¥H¤Î´ú¸Õ¶EÂ_¤u¨ã©MIP¶°¦¨¤u¨ãµ¥¡C
²Ä5³¹¬O¤ñ¸û²`¤Jªº°ª¯Å³]­p»Pºî¦X§Þ³N¡A¥]¬AVerilog HDLªº½sµ{­·®æ¡Bºî¦XÀu¤Æ¡B¦P¨B³]­p¡B°ª¯Åºî¦X»P¨t²Îºî¦X¡C¥»³¹¬O§¹¦¨¸û´_Âø¼Æ¦r¨t²Î³]­pªº­«­n³]­pª¾ÃÑ»P³]­p§Þ¥©¡C
²Ä6³¹¤¶²Ð¦bFPGA¤º¹ê²{DSPªº¤èªk¡A¦bFPGA¤º«ØDSP¬O²{¥NDSP§Þ³Nªº³Ì­«­nªºµo®i¤è¦V¡C¥»³¹¤¶²Ð¦bFPGAºc«ØDSPªº°ò¥»¤èªk©MSystem Generator³]­p¤u¨ã¡Aµ¹¥X¨Ï¥ÎSystem Generator³]­p¤u¨ã³]­pFIR¼Æ¦rÂoªi¾¹ªº§¹¾ã³]­p¹Lµ{¡C
²Ä7³¹¤¶²ÐZynq´O¤J¦¡¨t²Î³]­p§Þ³N¡A¥]¬AZynq´O¤J¦¡³B²z¾¹µ²ºc¡BAXI4Á`½u¡A§Q¥ÎIP¼Ò¶ô¦bVivadoºc«Øµw¥ó¡A¦bSDK¤¤½s¼g³n¥ó¡A¨ó¦P¶}µo¬yµ{¡C
²Ä8³¹µ¹¥X¤T­Óºî¦X³]­p¹ê¨Ò¡C
¬°¤F¤è«KŪªÌ¡A¥»®Ñ½s¼g¤FVerilog HDL¤â¥U¡BEGO1¶}µoªO¸ê®Æ©M°Ñ¦Ò¤åÄm¨Ñ¬d¾\¡C
¥»®Ñ«O¯d­ì®Ñ¦p¤U¤T­Ó¯SÂI¡G
¤@¬O¤º®e§¹¾ã¡A¥]§t³]­p²z½×¡B¾¹¥óª¾ÃÑ¡B³]­p»y¨¥¡B°ò¥»³]­p¤u¨ã¡AÁÙ¥]¬A°ª¯Å³]­p»Pºî¦X§Þ³N¡BFPGA¤ººc«ØDSPªº³]­p¤èªk¡BSOPC³]­p¤èªk©Mºî¦X³]­p¹ê¨Ò¡C¬°ªì¾ÇªÌ´£¨Ñ¤F§¹¾ãªº¾Ç²ß¤º®e©MÂ×´Iªº°Ñ¦Ò¸ê®Æ¡C
¤G¬Oª`­«ÅªªÌªº»{ÃѳW«ß¡A¥Ñ²L¤J²`¡A´`§Çº¥¶i¡A¬J¦³²`¤Jªº¤º®e¡A¤S¨Ïªì¾ÇªÌ¯à«Ü§Ö¤Jªù¡F ¬J¦³¼Æ¦r§Þ³Nªº²z½×ª¾ÃÑ¡A¤S¦³«ü¾É¹ê½îªº¹êÅç¹ê¨Ò¡C
¤T¬O®Ñ¤¤¯A¤Îªº©Ò¦³µ{§Ç§¡¤w¸g¹L½Õ¸Õ¡A¦b±Ð¾Ç¹Lµ{¤¤¥i¥H©ñ¤ß¦a¨Ï¥Î©MÅçÃÒ¡C
·íµM¡A²{¥N¼Æ¦r¨t²Î³]­p¯A¤Î«Ü¼sªx©M²`¤Jªºª¾ÃÑ¡A¤£¥i¯à¦b¤@ªù½Òµ{¤¤¥þ³¡¸Ñ¨M¡C§Ú­Ì§Æ±æ¯àÀ°§Uªì¾ÇªÌºÉ§Ö¤Jªù¡A¦ý§ó²`¤Jªº¬ã¨s©M±Mªùªº³]­pª¾Ãѻݭn¦b¦ZÄò½Òµ{©M³]­p¹ê½î¤¤¤£Â_¿n²Ö©M§¹µ½¡C²{¥N¼Æ¦r¨t²Î³]­p¹ï²z½×©M¹ê½îªººî¦X­n¨D³£¬O¤ñ¸û°ªªº¡A«Øij¨Ï¥Î¥»±Ð§÷ªº¦Ñ®v¦b¤¶²Ð°ò¥»ªº³]­p°ò¦¦Z¡AºÉ¶q¦w±Æ¾Ç¥Í³q¹L¹êÅç¨Óµo²{©M¸Ñ¨M§ó¦hªº°ÝÃD¡A¥H´£°ª¹ê½î¯à¤O¡C
¥»®Ñ¬Oªö¥ÎVivado 2017ª©¥»ªºFPGA±Ð§÷¡C¿ï¥Î¥»®Ñ§@¬°±Ð§÷ªº°ª®Õ±Ð®v¥i¥H¨ìºô¯¸Àò¨ú¹êÅ窺¸Ô²Ó¸ê®Æ¤Îºt¥Ü¸ê®Æ¡]»ÝÀò·Ç¡^¡C
¥»®Ñ¥Ñ©s¾Ë¤¸©M¿ú°¶±d±Ð±Â¦@¦P§¹¦¨½s¼g©M¼f½Z¡C
¥Ñ¤_FPGA§Þ³Nµo®i¨³³t¡A³]­p¤u¨ãªºª©¥»¨C¦~³£¦³­Y¤z¦¸§ó·s¡A§@ªÌ¤ô¥­¦³­­¡A½s¼g®É¶¡­Ü«P¡A®Ñ¤¤ªº²¨º|¤§³B½ÐŪªÌ¤©¥H«ü¥¿¡C
·PÁ²MµØ¤j¾Ç¥Xª©ªÀ¹ï¥»®Ñªº¥Xª©µ¹¤©ªºÃö¤ß©M¤ä«ù¡I
©s¾Ë¤¸
2019¦~2¤ë
¤º®e²¤¶¡G

¥»®Ñ¬O¥HXilinx¤½¥q¥þ¥i½sµ{FPGA©MSoC¬°°ò¦¡A°w¹ï³Ì·sªº³]­p¤u¨ã³n¥ó¡X¡XVivado¤¶²ÐFPGA³]­p²z½×»P³]­p¤èªk¡C
¥þ®Ñ¤À¬°8³¹¡A¥]¬A²{¥N¼Æ¦r¨t²Î³]­p§Þ³N·§½×¡B¥i½sµ{ÅÞ¿è¾¹¥ó¡BVerilog HDLµw¥ó´y­z»y¨¥¡BVivado³]­p¬yµ{¡B¼Æ¦r¨t²Îªº³]­p»Pºî¦X¡B°ò¤_FPGAªºDSP¨t²Î³]­p¡BZynq´O¤J¦¡¨t²Î³]­p§Þ³N©MEGO1ºî¦X©Ê³]­p¶µ¥ØÁ|¨Ò¡C¦U³¹³£¦w±Æ¤F°w¹ï©Ê±jªº¤wÅçÃÒ¹Lªº³]­p¹ê¨Ò¡A¦}ªþ¦³Verilog HDL¤â¥U¡BEGO1¶}µoªO¸ê®Æ¡A¨Ñ®v¥Í¦b±Ð¾Ç¤¤¿ï¥Î¡C
¥»®Ñ¥i§@¬°°ªµ¥°|®Õ¹q¤l¡B³q«H¡B¦Û°Ê¤Æ¡B­pºâ¾÷µ¥±M·~¥»¬ì±Ð¾Ç°Ñ¦Ò®Ñ¡A¤]¥i§@¬°«H®§Ãþ±M·~¬ã¨s¥Í©M¼Æ¦r¨t²Î³]­p¤H­ûªº°Ñ¦Ò®Ñ¡C
¥Ø¿ý¡G

²Ä1³¹²{¥N¼Æ¦r¨t²Î³]­p·§½×
1.1·§­z
1.2¼Æ¦r¨t²Îªº¼h¦¸¤Æµ²ºc
1.2.1¶}Ãö¹q¸ô¯Åªº°ò¦¡X¡XCMOS¤Ï¬Û¾¹
1.2.2ÅÞ¿è¯Åªºªù¹q¸ô
1.2.3±H¦s¾¹¶Ç¿é¯Åªº¦³­­ª¬ºA¾÷
1.2.4¼Æ¦r¨t²Îªº¨t²Î¯Åºc¦¨
1.2.5´_Âø¨t²Îªººâªk¯Å³]­p
1.3¼Æ¦r¨t²Î³]­pªº´y­z¤èªk
1.3.1­ì²z¹Ï³]­p
1.3.2µ{§Ç³]­pªk
1.3.3IP¼Ò¶ôªº¨Ï¥Î
1.3.4°ò¤_¼Ò«¬ªº³]­p§Þ³N
1.3.5°ª¼h¦¸ºî¦X¡X¡XHLS³]­p
1.3.6¸}¥»³]­p§Þ³N
1.4IP§Þ³N
1.4.1IPª¾ÃѲ£Åv¼Ò¶ô
1.4.2IP¼Ò¶ôªººØÃþ»PÀ³¥Î
1.4.3¤ù¤W¨t²Î©MIP®Ö´_¥Î
1.5¥þ¥i½sµ{FPGA/SoC¹ê²{´¼¯à¤Æ¨t²Î
1.5.1³n¥ó´¼¯à¤Æ©Mµw¥ó³Ì¨Î¤Æ
1.5.2¦b½u¥i­«ºc§Þ³N
1.5.3¥i­«°t¸m¥[³t°ï´Ì
¥»³¹¤pµ²
²ßÃD
²Ä2³¹¥i½sµ{ÅÞ¿è¾¹¥ó
2.1·§­z
2.1.1¥i½sµ{ÅÞ¿è¾¹¥ó·§­z
2.1.2¥i½sµ{ÅÞ¿è¾¹¥ó¤ÀÃþ
2.2CPLDªºµ²ºc©M¤u§@­ì²z
2.2.1²³æ¥i½sµ{ÅÞ¿è¾¹¥ó­ì²z
2.2.2CPLDªºµ²ºc©M¤u§@­ì²z
2.3FPGAªºµ²ºc©M¤u§@­ì²z
2.3.1SRAMúQ¬d§äªíÃþ«¬
2.3.2¤Ïº²µ·¦h¸ô¶}ÃöÃþ«¬
2.4ÅÞ¿è¯ÅFPGAªºµ²ºc©M¤u§@­ì²z
2.4.1¥i½sµ{ÅÞ¿è
2.4.2¥i½sµ{¤¬³s½u
2.4.3¥i½sµ{I/O
2.5¨t²Î¯ÅFPGAªºµ²ºc©M¤u§@­ì²z
2.5.1¤ù¤W¦sÀx¾¹¤Î±µ¤f
2.5.2¼Æ¦r®ÉÄÁºÞ²z
2.5.3®ÉÄÁ¸ê·½
2.5.4¨t²Î¯ÅI/O
2.6¥­»O¯ÅFPGAªºµ²ºc©M¤u§@­ì²z
2.6.1DSP¼Ò¶ô
2.6.2°ª³t¦ê¦æ±µ¤f
2.7¥þ¥i½sµ{FPGAªº¯S©Ê©Mµ²ºc
2.7.1ªö¥Î²Î¤@ªº7¨t¦C¬[ºc
2.7.2°ª©Ê¯à©M§C¥\¯Óµ²¦Xªº¤uÃÀ
2.8ASIC¬[ºcªºUltraScale¨t¦C
2.8.1UltraScale¬[ºc
2.8.2SSI¤¬³s§Þ³N
2.9FPGAªº°t¸m
2.9.1½sµ{­ì²z²¤¶
2.9.2½sµ{¼Ò¦¡
2.9.3¨å«¬ªº°t¸m¹q¸ô
2.9.4½sµ{¬yµ{
2.9.5³¡¤À­«°t¸m
¥»³¹¤pµ²
²ßÃD
²Ä3³¹Verilogµw¥ó´y­z»y¨¥
3.1µw¥ó´y­z»y¨¥·§­z
3.1.1µw¥ó´y­z»y¨¥¯SÂI
3.1.2¼h¦¸¤Æ³]­p
3.2VerilogHDLµ{§Çªº°ò¥»µ²ºc
3.2.1¼Ò¶ôµ²ºc¤ÀªR
3.2.2¼Ò¶ôªº¹ê¨Ò¤Æ
3.3VerilogHDLµüªk¡B¼Æ¾ÚÃþ«¬©M¹Bºâ²Å
3.3.1µüªk¬ù©w
3.3.2¼Æ¾ÚÃþ«¬
3.3.3¹Bºâ²Å
3.4VerilogHDL¦æ¬°»y¥y
3.4.1½á­È»y¥y
3.4.2¶¶§Ç¶ô©M¦}¦æ¶ô»y¥y
3.4.3µ²ºc»¡©ú»y¥y
3.4.4±ø¥ó»y¥y
3.4.5´`Àô»y¥y
3.4.6¨t²Î¥ô°È©M¨t²Î¨ç¼Æ
3.4.7½sĶ¹w³B²z©R¥O
3.4.8VerilogHDL¥iºî¦X³]­p
3.5VerilogHDL³]­pÁ|¨Ò
3.5.1²Õ¦X¹q¸ô³]­p
3.5.2®É§Ç¹q¸ô³]­p
3.5.3¼Æ¦r¨t²Î³]­p
3.5.4¼Æ½XºÞ±½´yÅã¥Ü¹q¸ô
3.5.5LED³q¥Î²§¨B¦¬µo¹q¸ô³]­p
3.6Testbench¤å¥ó»P³]­p
¥»³¹¤pµ²
²ßÃD
²Ä4³¹Vivado³]­p¤u¨ã
4.1Vivado¤u¨ã·§­z
4.1.1³æ¤@ªº¡B¦@¨Éªº¡B¥iÂX®iªº¼Æ¾Ú¼Ò«¬
4.1.2¼Ð·Ç¤ÆXDC¬ù§ô¤å¥ó¡X¡XSDC
4.1.3¦hºû«×¤ÀªR¥¬§½¾¹
4.1.4IP«Ê¸Ë¾¹¡B¶°¦¨¾¹©M¥Ø¿ý
4.1.5VivadoHLS
4.1.6¨ä¥L¯S©Ê
4.1.7TCL¯S©Ê
4.1.8Vivado«öÁä¬yµ{°õ¦æ³]­p¶µ¥Ø
4.2Vivado³]­p¬yµ{
4.2.1³Ð«Ø¤uµ{
4.2.2¥\¯à¥é¯u
4.2.3RTL¯Å¤ÀªR
4.2.4ºî¦X³]­p
4.2.5¤À°t¤Þ¸}©M®É§Ç
4.2.6³]­p¹ê²{
4.2.7¥Í¦¨bit¤å¥ó
4.2.8¤U¸ü
4.3²£¥ÍIP¶°¦¨¾¹¤l¨t²Î³]­p
4.3.1²£¥ÍIP¶°¦¨¾¹¼Ò¶ô³]­p
4.3.2©w¨îIP
4.3.3§¹¦¨¤l¨t²Î³]­p
4.3.4²£¥ÍIP¿é¥X²£«~
4.3.5¨Ò¥ÜIP¨ì³]­p¤¤
4.4µw¥ó¶EÂ_
4.4.1³]­p¶EÂ_·§­z
4.4.2VivadoÅÞ¿è¶EÂ_IP®Ö
4.4.3HDL¨Ò¥Üªk²K¥[ILA®Ö
4.4.4¨t²Î¤º¶EÂ_uart_led³]­p
4.4.5ºôªí´¡¤Jªk²K¥[¶EÂ_®Ö
4.4.6²K¥[VIO¶EÂ_®Ö
¥»³¹¤pµ²
²ßÃD
²Ä5³¹¼Æ¦r¨t²Îªº°ª¯Å³]­p»Pºî¦X
5.1Verilog½sµ{­·®æ
5.1.1ÅÞ¿è±À²z
5.1.2³´¨À
5.1.3³]­p²Õ´
5.1.4°w¹ïXilinxFPGAªºHDL½s½X
5.2ºî¦XÀu¤Æ
5.2.1³t«×»P­±¿n
5.2.2¸ê·½¦@¨É
5.2.3¬y¤ô½u¡B­«·s©w®É©M±H¦s¾¹¥­¿Å
5.2.4¦³­­ª¬ºA¾÷½sĶ
5.3¼Æ¦r¨t²Îªº¦P¨B³]­p
5.3.1¦P¨B³]­p°ò¥»­ì²z
5.3.2«Ø¥ß©M«O«ù®É¶¡
5.3.3®É§Ç¨Ò¥~¬ù§ô
5.3.4¦P¨B³]­p¤¤ªº²§¨B°ÝÃD
5.4¼Æ¦r¨t²Îªººî¦X
5.4.1¼Æ¦r¨t²Îºî¦X·§­z
5.4.2¨t²Î¯Åºî¦X
5.4.3°ª¯Åºî¦X
5.4.4±H¦s¾¹¶Ç¿é¯Åºî¦X
5.4.5ÅÞ¿è¯Åºî¦X
¥»³¹¤pµ²
²ßÃD
²Ä6³¹FPGADSP¨t²Î³]­p
6.1DSP°ò¦
6.1.1DSPªº°ò¥»·§©À
6.1.2FPGA¹ê²{DSPªº¯SÂI
6.2DSPµw®Öªºµ²ºc»P¨Ï¥Î
6.2.1¿é¤J©M¿é¥XºÝ¤f
6.2.2DSP48E1¼Ò¶ôªº¾Þ§@
6.2.3¿é¤JºÝ¤fÅÞ¿è¹q¸ô
6.2.4¿é¥XºÝ¤fÅÞ¿è
6.3FPGA³]­pDSP§Þ³N
6.3.1¯BÂI¼Æ»P©wÂI¼Æªºªí¥Ü»PÂà´«
6.3.2ªö¼Ë©P´Áªº³]¸m
6.3.3SystemGenerator¼Ò¶ô
6.3.4BlackBox¼Ò¶ô
6.3.5ModelSim¼Ò¶ô
6.3.6GatewayIn¼Ò¶ô©MGatewayOut¼Ò¶ô
6.3.7Concat¼Ò¶ô¡BConvert¼Ò¶ô¡BReinterpret¼Ò¶ô©MSlice¼Ò¶ô
6.3.8¼Ò¶ô³q¥ÎÄÝ©Ê
6.4DSP48¹ê²{MAC
6.4.1§Q¥ÎXilinxBlockset³]­p12¡Ñ8MAC
6.4.2§Q¥ÎSimulink¥é¯u12¡Ñ8MAC
6.4.3§Q¥ÎSystemGeneratorBlock²£¥Í¥N½X
6.4.4¹ê²{12¡Ñ8MAC³]­p
6.4.5µw¥ó¨ó¦P¥é¯u®ÕÅç³]­p
6.5³]­pFIRÂoªi¾¹
6.5.1²£¥ÍFIRÂoªi¾¹ªº¨t¼Æ
6.5.2¿é¤JFIRÂoªi¾¹¨t¼Æ
6.5.3¦bSimulink¤¤¥é¯uFIRÂoªi¾¹
6.5.4¹ê²{FIRÂoªi¾¹
6.5.5³s±µºt¥ÜªO¡A³q¹LSimulink¥é¯u³]­p
6.6³]­pMACFIRÂoªi¾¹
6.6.1¤ÀªR¨t¼Æ
6.6.2²K¥[±±¨îÅÞ¿è¦}°Ñ¼Æ¤Æ
6.6.3²K¥[Âù¤fRAM
6.6.4¦b¼Æ¾ÚºÝ¤f²K¥[¶ñ¥R¦ì©M¥h¶ñ¥R¦ì
6.6.5§¹¦¨MACFIR³]­p
6.6.6¥Î¦UºØ«H·½´ú¸Õ³]­p
6.6.7°õ¦æµw¥ó¦bÀô¸ô®ÕÅç
6.7VivadoHLS
6.7.1°ª¯Åºî¦Xªº½Õ«×©M¸Ë°t
6.7.2¼Æ¾Ú³q¹D+±±¨î¾¹¬[ºc
6.7.3²z¸ÑVivadoHLS
6.7.4°ª¯Åºî¦XªºÀu¤Æ¤èªk
¥»³¹¤pµ²
²ßÃD
²Ä7³¹´O¤J¦¡¨t²ÎZynq³]­p
7.1Zynq·§­z
7.2Zynq³]­p¤Jªù
7.2.1Vivado¤uµ{³Ð«Ø
7.2.2¥ÑVivado³Ð«ØZynq´O¤J¦¡¨t²Î
7.2.3SDKÀ³¥Îµ{§Ç½s¼g
7.3Zynq´O¤J¦¡¨t²Î½Õ¸Õ¤èªk
7.3.1Vivadoµw¥ó½Õ¸Õ
7.3.2¨Ï¥ÎSDK¶i¦æZynq½Õ¸Õ
7.4½Õ¸ÕLinuxÀ³¥Î
7.4.1²£¥ÍSDK³n¥ó¤u§@ªÅ¶¡
7.4.2±Ò°Ê¶W¯Å²×ºÝ
7.4.3²K¥[©M¶EÂ_³n¥óÀ³¥Î
¥»³¹¤pµ²
²ßÃD
²Ä8³¹ºî¦X³]­p¹ê¨Ò
8.1¹ê¨Ò¤@¡G°ò¤_VGA±µ¤fªº³]­p¹ê¨Ò
8.1.1³]­p¥ô°È
8.1.2­ì²z¤ÀªR»P¨t²Î¤è®×
8.2¹ê¨Ò¤G¡GPS/2Áä½L½s¸Ñ½Xºt¥Ü¨t²Î
8.2.1³]­p¥ô°È
8.2.2­ì²z¤ÀªR»P¨t²Î¤è®×
8.2.3³]­p¹ê²{
8.3¹ê¨Ò¤T¡G¹ê²{SOPC¨t²Î
8.3.1³]­p¥ô°È©M¤è®×
8.3.2¹êÅç¨BÆJ
8.3.3¹êÅç½Õ¸Õ³]³Æ
¥»³¹¤pµ²
²ßÃD
ªþ¿ýAEGO1¥Î¤á¤â¥U
ªþ¿ýBVerilogHDL(IEEE1364úQ2001)ÃöÁäµüªí¤Î»¡©ú
°Ñ¦Ò¤åÄm
§Ç¡G