 |
-- 會員 / 註冊 --
|
 |
|
|
|
數字濾波器的MATLAB與FPGA實現——Altera/Verilog版（第2版） ( 簡體 字) |
| 作者：杜勇 | 類別：1. -> 工程繪圖與工程計算 -> Matlab
2. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 51586
詢問書籍請說出此書號！【缺書】
NT售價： 440 元 |
| 出版日：6/1/2019 |
| 頁數：364 |
| 光碟數：0 |
|
站長推薦：  |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121366093 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：本書以Altera公司的FPGA器件為開發平臺，采用MATLAB及Verilog HDL語言開發工具，詳細闡述了數字濾波器的實現原理、結構、方法及仿真測試過程，并通過大量工程實例分析其在FPGA實現過程中的具體技術細節。其主要內容包括FIR濾波器、IIR濾波器、多速率濾波器、自適應濾波器、變換域濾波器、解調系統的濾波器設計等。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字濾波器的FPGA設計知識和技能。 |
目錄：第1章 數字濾波器及FPGA概述 （1）
1.1 濾波器概述 （1）
1.1.1 濾波器簡介 （1）
1.1.2 數字濾波器的分類 （3）
1.1.3 濾波器的特征參數 （4）
1.2 FPGA基本知識 （5）
1.2.1 FPGA的基本概念及發展歷程 （5）
1.2.2 FPGA的結構和工作原理 （7）
1.2.3 IP核的概念 （13）
1.3 FPGA在數字信號處理中的應用 （14）
1.4 Altera器件簡介 （15）
1.5 FPGA信號處理板CRD500 （17）
1.5.1 CRD500簡介 （17）
1.5.2 CRD500的典型應用 （19）
1.6 小結 （19）
第2章 設計語言及環境介紹 （21）
2.1 Verilog HDL語言簡介 （21）
2.1.1 HDL語言 （21）
2.1.2 Verilog HDL簡介和程序結構 （22）
2.2 FPGA開發工具及設計流程 （25）
2.2.1 Quartus II開發套件 （25）
2.2.2 ModelSim仿真軟件 （28）
2.2.3 FPGA設計流程 （30）
2.3 MATLAB軟件 （32）
2.3.1 MATLAB軟件簡介 （32）
2.3.2 常用的信號處理函數 （35）
2.3.3 濾波器設計分析工具FDATOOL （42）
2.4 MATLAB與Quartus II的聯合應用 （43）
2.5 小結 （44）
第3章 FPGA實現數字信號處理基礎 （45）
3.1 數的表示 （45）
3.1.1 萊布尼茨與二進制 （45）
3.1.2 定點數表示法 （46）
3.1.3 浮點數表示法 （48）
3.2 FPGA中數的運算 （51）
3.2.1 加/減法運算 （51）
3.2.2 乘法運算 （54）
3.2.3 除法運算 （55）
3.2.4 有效數據位的計算 （55）
3.3 有限字長效應 （58）
3.3.1 字長效應的產生因素 （58）
3.3.2 A/D轉換的字長效應 （59）
3.3.3 數字濾波器系數的字長效應 （60）
3.3.4 濾波器運算中的字長效應 （61）
3.4 FPGA的常用運算模塊 （62）
3.4.1 加法器模塊 （62）
3.4.2 乘法器模塊 （64）
3.4.3 除法器模塊 （67）
3.4.4 浮點數運算模塊 （68）
3.5 小結 （70）
第4章 FIR濾波器的FPGA實現 （71）
4.1 FIR濾波器的理論基礎 （71）
4.1.1 線性時不變系統 （71）
4.1.2 FIR濾波器的原理 （74）
4.1.3 FIR濾波器的特性 （74）
4.1.4 FIR濾波器的結構形式 （78）
4.2 FIR濾波器的設計方法 （83）
4.2.1 窗函數法 （83）
4.2.2 頻率取樣法 （85）
4.2.3 最優設計方法 （85）
4.3 FIR濾波器的MATLAB設計 （86）
4.3.1 采用fir1函數設計 （86）
4.3.2 采用kaiserord函數設計 （92）
4.3.3 采用fir2函數設計 （93）
4.3.4 采用firpm函數設計 （94）
4.3.5 采用FDATOOL設計濾波器 （96）
4.4 FIR濾波器的FPGA實現 （98）
4.4.1 濾波器系數的量化 （98）
4.4.2 串行FIR濾波器的FPGA實現 （100）
4.4.3 并行FIR濾波器的FPGA實現 （107）
4.4.4 分布式FIR濾波器的FPGA實現 （110）
4.4.5 采用FIR核實現 （112）
4.4.6 不同結構FIR濾波器的性能對比分析 （115）
4.5 FIR濾波器的板載測試 （116）
4.5.1 硬件接口電路 （116）
4.5.2 板載測試程序 （116）
4.5.3 板載測試驗證 （121）
4.6 小結 （122）
第5章 IIR濾波器的FPGA實現 （125）
5.1 IIR濾波器的理論基礎 （125）
5.1.1 IIR濾波器的原理及特性 （125）
5.1.2 IIR濾波器的結構形式 （126）
5.1.3 IIR濾波器與FIR濾波器的比較 （128）
5.2 IIR濾波器的設計方法 （129）
5.2.1 幾種典型的模擬濾波器 （129）
5.2.2 原型轉換設計法 （131）
5.2.3 直接設計法 （132）
5.3 IIR濾波器的MATLAB設計 （133）
5.3.1 采用butter函數設計濾波器 （133）
5.3.2 采用cheby1函數設計濾波器 （134）
5.3.3 采用cheby2函數設計濾波器 （135）
5.3.4 采用ellip函數設計濾波器 （135）
5.3.5 采用yulewalk函數設計濾波器 （136）
5.3.6 幾種設計函數的比較 （136）
5.3.7 采用FDATOOL設計濾波器 （138）
5.4 IIR濾波器的FPGA實現 （139）
5.4.1 直接型IIR濾波器的系數及運算字長 （139）
5.4.2 直接型IIR濾波器的FPGA實現 （143）
5.4.3 直接型IIR濾波器FPGA實現后的測試仿真 （149）
5.4.4 級聯型IIR濾波器的系數 （154）
5.4.5 級聯型IIR濾波器的FPGA實現 （156）
5.4.6 級聯型IIR濾波器FPGA實現后的測試仿真 （164）
5.5 IIR濾波器的板載測試 （165）
5.5.1 板載測試硬件接口電路 （165）
5.5.2 板載測試程序 （166）
5.5.3 板載測試驗證 （169）
5.6 小結 （170）
第6章 多速率濾波器的FPGA實現 （171）
6.1 多速率信號處理基礎知識 （171）
6.1.1 多速率信號處理的概念及作用 （171）
6.1.2 多速率信號處理的一般步驟 （172）
6.1.3 軟件無線電中的多速率信號處理 （173）
6.2 抽取與內插處理 （174）
6.2.1 整數倍抽取 （174）
6.2.2 整數倍內插 （176）
6.2.3 比值為有理數的速率轉換 （178）
6.3 CIC濾波器 （178）
6.3.1 CIC濾波器的原理 （179）
6.3.2 CIC濾波器的應用條件 （181）
6.3.3 單級CIC濾波器的FPGA實現 （183）
6.3.4 多級CIC濾波器的FPGA實現 （185）
6.3.5 CIC濾波器IP核的使用 （192）
6.4 半帶濾波器 （195）
6.4.1 半帶濾波器的原理 （195）
6.4.2 半帶濾波器的MATLAB設計 （195）
6.4.3 多級半帶濾波器的設計 （198）
6.4.4 多級半帶濾波器的FPGA實現 （200）
6.5 多相分解技術 （207）
6.5.1 多相分解技術的一般概念 （207）
6.5.2 整數倍抽取濾波器的多相結構 （208）
6.6 多速率濾波器的板載測試 （211）
6.6.1 硬件接口電路 （211）
6.6.2 板載測試程序 （212）
6.6.3 板載測試驗證 （214）
6.7 小結 （215）
第7章 自適應濾波器的FPGA實現 （217）
7.1 自適應濾波器簡介 （217）
7.1.1 自適應濾波器的概念 （217）
7.1.2 自適應濾波器的應用 （218）
7.1.3 自適應算法的一般原理 （220）
7.2 LMS算法 （222）
7.2.1 LMS算法的原理 （222）
7.2.2 LMS算法的實現結構 （223）
7.2.3 LMS算法的字長效應 （224）
7.2.4 符號LMS算法原理 （225）
7.2.5 LMS算法的MATLAB仿真 （226）
7.3 自適應線性濾波器的FPGA實現 （230）
7.3.1 自適應線性濾波器的原理 （230）
7.3.2 利用線性濾波器實現通道失配校正 （231）
7.3.3 校正算法的MATLAB仿真 （231）
7.3.4 校正算法的Verilog HDL實現 （234）
7.3.5 FPGA實現后的仿真測試 （238）
7.4 自適應均衡器的FPGA實現 （239）
7.4.1 自適應均衡器的原理 （239）
7.4.2 自適應均衡器的MATLAB仿真 （240）
7.4.3 自適應均衡器的Verilog HDL實現 （243）
7.4.4 FPGA實現后的仿真測試 （247）
7.5 自適應天線陣的FPGA實現 （248）
7.5.1 自適應天線陣的概念及原理 （248）
7.5.2 自適應天線陣的MATLAB仿真 （251）
7.5.3 自適應天線陣的Verilog HDL實現 （253）
7.5.4 FPGA實現后的仿真測試 （257）
7.6 自適應陷波器的FPGA實現 （258）
7.6.1 自適應陷波器原理 （258）
7.6.2 自適應陷波器的MATLAB仿真 （259）
7.6.3 自適應陷波器的Verilog HDL實現 （262）
7.6.4 FPGA實現后的仿真測試 （266）
7.7 自適應陷波器的板載測試 （267）
7.7.1 硬件接口電路 （267）
7.7.2 板載測試程序 （267）
7.7.3 板載測試驗證 （272）
7.8 小結 （273）
第8章 變換域濾波器的FPGA實現 （275）
8.1 變換域濾波器簡介 （275）
8.2 快速傅里葉變換 （276）
8.2.1 離散傅里葉變換 （276）
8.2.2 DFT存在的問題 （277）
8.2.3 FFT算法的基本思想 （279）
8.2.4 FFT算法的MATLAB仿真 （280）
8.3 FFT核的使用 （281）
8.3.1 FFT核簡介 （281）
8.3.2 FFT核的接口及時序 （283）
8.4 頻域濾波器的原理及MATLAB仿真 （284）
8.4.1 抗窄帶干擾濾波器的原理 （284）
8.4.2 檢測門限的選取 （285）
8.4.3 頻域濾波器的MATLAB仿真 （286）
8.5 頻域濾波器的FPGA實現 （289）
8.5.1 FPGA實現的總體結構設計 （289）
8.5.2 速率變換模塊的設計與實現 （290）
8.5.3 FFT及濾波設計與實現 （295）
8.5.4 IFFT及數據輸出設計與實現 （300）
8.5.5 頂層文件設計及實現 （304）
8.5.6 FPGA實現后的仿真測試 （306）
8.6 頻域濾波器的板載測試 （307）
8.6.1 硬件接口電路 （307）
8.6.2 板載測試程序 （307）
8.6.3 板載測試驗證 （311）
8.7 小結 （312）
第9章 DPSK解調系統的FPGA實現 （313）
9.1 數字接收機的一般原理 （313）
9.1.1 通用數字接收機處理平臺 （313）
9.1.2 基本調制/解調技術 （314）
9.1.3 改進的數字調制/解調技術 （316）
9.2 DPSK調制/解調原理 （317）
9.2.1 DPSK調制原理及信號特征 （317）
9.2.2 DPSK信號的MATLAB仿真 （319）
9.2.3 DPSK解調原理 （321）
9.3 DPSK解調參數設計 （324）
9.3.1 數字下變頻器的設計 （324）
9.3.2 低通濾波器的設計 （325）
9.3.3 數字鑒相器的設計 （327）
9.3.4 環路濾波器的設計 （327）
9.3.5 載波同步環設計的一般步驟 （329）
9.4 Costas環的FPGA實現 （331）
9.4.1 頂層模塊的Verilog HDL實現 （331）
9.4.2 鑒相器及環路濾波器的Verilog HDL實現 （333）
9.4.3 Costas環實現后的仿真測試 （335）
9.5 Costas環的板載測試 （336）
9.5.1 硬件接口電路 （336）
9.5.2 板載測試程序 （337）
9.5.3 板載測試驗證 （339）
9.6 小結 （340）
參考文獻 （341） |
| 序： |
|
