 |
-- 會員 / 註冊 --
|
 |
|
|
|
計算光刻與版圖優化 ( 簡體 字) |
| 作者：韋亞一 等 | 類別：1. -> 電子工程 -> 電子電氣 |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 53871
詢問書籍請說出此書號！【缺書】
NT售價： 395 元 |
| 出版日：12/1/2020 |
| 頁數：248 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121402265 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：集成電路（芯片）是技術發展的產物，也是現代信息社會的基礎。當前，人工智能、無線通信、虛擬現實、物聯網等熱點技術與應用，無不是依靠高性能芯片來實現的，因此芯片的設計與制造能力是衡量一個國家技術實力的重要指標。為實現自主創新發展，根據《國家中長期科學和技術發展規劃綱要（2006—2020年）》，“極大規模集成電路制造裝備及成套工藝”專項于2008年開始啟動實施。從此，我國吹響了集成電路制造裝備、成套工藝和材料技術攻關的號角，掌握了一系列核心技術，實現了產業自主技術創新。2014年，國務院印發《國家集成電路產業發展推進綱要》，提出要從國家層面部署，充分發揮國內市場優勢，實現創新、產業、資金的三鏈融合，加快追趕和超越國際先進水平的步伐，努力實現集成電路產業跨越式發展。
為了盡快滿足國家集成電路產業發展對高素質人才的迫切需求，教育部等六部門于2015年發布了關于支持有關高校建設示范性微電子學院的通知，要求加快培養集成電路設計、制造、封裝測試及其裝備、材料等方向的工程型人才。作為第一批示范性微電子學院，中國科學院大學微電子學院率先開設了“集成電路先進光刻與版圖設計優化”研討課。這門課緊密結合集成電路制造的實際，比較深入系統地介紹版圖設計是如何轉移到襯底上的。經過幾屆師生的共同努力，該課程的內容和形式逐步趨于成熟。
光刻是集成電路制造的核心技術，超過芯片制造成本的三分之一花費在光刻工藝上。在集成電路制造的諸多工藝單元中，只有光刻能在硅片上產生圖形，從而完成器件和電路的構造。光刻技術的發展，使得硅片上的圖形越做越小、版圖（layout）密度不斷提高，實現了摩爾定律預期的技術節點。隨著技術節點的進步，光刻技術的內涵和外延也不斷演變。在0.35μm技術節點之前，光刻工藝可以簡單地分解為涂膠、曝光和顯影（設計版圖直接被制備在掩模上），光刻機具有足夠高的分辨率，把掩模圖形投影在涂有光刻膠的晶圓上，顯影后得到與設計版圖一致的圖形。到了0.18μm及以下技術節點，光刻機成像時的畸變需要加以修正，設計版圖必須經過光學鄰近效應修正（optical proximity correction，OPC）后，才可以制備在掩模上。這種掩模圖形修正有效地補償了成像時的畸變，最終在晶圓表面得到與版圖設計盡量一致的圖形。隨著技術節點的進一步變小，鄰近效應修正演變得越來越復雜，例如，90nm技術節點開始在掩模上添加亞分辨率的輔助圖形（sub-resolution assist feature，SRAF）；20nm及以下技術節點，僅對版圖修正已經不能滿足分辨率和工藝窗口的要求，還必須對曝光時光源照射在掩模上的方式（如光照條件）做優化，即只有對光源與掩模圖形協同優化（source mask co-optimization，SMO）才能保證光刻工藝的質量。
光刻工藝的目的是把版圖設計高保真地體現在襯底上，但是，由于光刻機分辨率、對準誤差等一系列技術條件的限制，光刻工藝無法保證所有圖形的工藝窗口，有些復雜圖形應避免在版圖上出現。此外，對版圖設計的限制，還源自對制造成本的考慮。這些對版圖設計的限制，最早是由制造工廠通過設計規則（design rules）的方式傳遞給版圖設計部門的。這些規則體現為一系列幾何參數，它們規定了版圖上圖形的尺寸及其相對位置。設計完成的版圖必須通過設計規則的檢查（design rule check）才能發送給制造部門做鄰近效應修正。隨著技術節點的變小，盡管使用的規則越來越多，但是設計規則的檢查仍然無法發現版圖上所有影響制造良率的問題，這是因為很多復雜的二維圖形難以用一組幾何尺寸來描述。于是，業界提出了可制造性設計（design for manufacture）的概念，它通過對設計版圖做工藝仿真，從中發現影響制造良率的部分，從而提出修改建議。面向制造的設計縮短了工藝研發的周期，保證了制造良率的快速提升，極大地減少了制造成本。65∼40nm技術節點工藝能快速研發成功并投入量產，可制造性設計是關鍵因素之一。
當集成電路發展到14 nm及以下技術節點時，光刻技術從過去的一次曝光對應一層設計版圖，發展到了使用多次曝光來實現一層版圖。這種多次曝光還存在不同的實現方式，例如，光刻-刻蝕-光刻-刻蝕（litho-etch-litho-etch，LELE）、自對準雙重與多重成像技術（self-aligned double or multiple patterning，SADP與SAMP）等。不同的光刻技術路線所能支持的版圖設計規則不盡相同。過去那種由光刻工程師確定光刻工藝，設計工程師按給定的光刻工藝來進行版圖設計的做法已經無法滿足設計及工藝的優化需求。設計工程師必須與光刻工程師合作確定光刻方案，共同確保版圖設計既能滿足技術節點的要求又具有可制造性。為此，一種新的技術理念，即設計與制造技術協同優化（design and technology co-optimization，DTCO）被提了出來，并迅速在業界得以應用。設計與制造協同優化架起了設計者和制造廠之間雙向交流的橋梁，在技術節點進一步變小、設計和工藝復雜性進一步提高的情況下，對提升集成電路制造的工藝良率具有十分重要的意義。
本書根據上述技術演進的思路來安排內容。第1章是概述，對集成電路設計與制造的流程做簡要介紹。為了給后續章節做鋪墊，還特別闡述了設計與制造之間是如何對接的。第2章介紹集成電路物理設計，詳細介紹集成電路版圖設計的全流程。第3章和第4章分別介紹光刻模型和分辨率增強技術。版圖是依靠光刻實現在晶圓襯底上的，所有的版圖可制造性檢查都是基于光刻仿真來實現的。這兩章是后續章節的理論基礎。第5章介紹刻蝕效應修正。刻蝕負責把光刻膠上的圖形轉移到襯底上，在較大的技術節點中，這種轉移的偏差是可以忽略不計的；在較小的技術節點中，這種偏差必須考慮，而且新型介電材料和硬掩模（hard mask）的引入又使得這種偏差與圖形形狀緊密關聯。掩模上的圖形必須對這種偏差做預補償（retargeting）。第6章介紹可制造性設計，聚焦于與版圖相關的制造工藝，即如何使版圖設計得更適合光刻、化學機械研磨（chemical mechanical polishing，CMP）等工藝。第7章介紹設計與工藝協同優化，介紹如何把協同優化的思想貫徹到設計與制造的流程中。
集成電路設計與制造是一個國際化的產業，其中的專業詞匯都是“舶來品”，業界也習慣直接用英文交流。如何把這些專業詞匯準確翻譯成中文是一個挑戰。例如，出現頻率很高的詞“版圖”，英文是“layout”，我們定義為物理設計完成后的圖形，而不是掩模上的圖形，即還沒有做鄰近效應修正的“GDS”文件（pre-OPC）。為了避免歧義，本書采用兩種做法：一種是在出現專業詞匯的地方用括號標注出其對應的英文；另一種是在本書最后添加一個中英文對照的專業詞語檢索，以便于讀者查閱。為了滿足讀者進一步學習的需求，本書每章末都提供了參考文獻。這些參考文獻都是經過篩選的，基本上是業界比較經典的資料。
本書是在中國科學院大學微電子學院和中國科學院微電子研究所的支持下完成的。特別感謝葉甜春研究員，本書的成文和出版離不開他對先進光刻重要性的肯定和對本課題組研發工作的長期支持。感謝周玉梅研究員、趙超研究員、王文武研究員對作者工作的支持，沒有他們的幫助，本書就不可能這么快與讀者見面。感謝中國科學院微電子研究所先導工藝研發中心的各位同事，正是與他們在工作中良好的互動和合作，為本書提供了靈感和素材。
本書是中國科學院微電子研究所計算光刻研發中心的老師共同努力的成果。第1章由韋亞一研究員和張利斌副研究員共同編寫；第2章由趙利俊博士編寫；第3章由董立松副研究員編寫；第4章除4.2.2節多重圖形成像技術由張利斌副研究員編寫外，其余部分由董立松副研究員編寫；第5章由陳睿副研究員編寫，孟令款博士參與了初期策劃；第6章由韋亞一研究員編寫；第7章由粟雅娟研究員編寫。全書的統稿和校正由韋亞一研究員完成。隨著集成電路技術節點的不斷推進，計算光刻與版圖設計優化的內涵與外延也在不斷演化，作者誠摯地希望讀者批評指正，以便于再版時進一步完善。 |
內容簡介：光刻是集成電路制造的核心技術，光刻工藝成本已經超出集成電路制造總成本的三分之一。在集成電路制造的諸多工藝單元中，只有光刻工藝可以在硅片上產生圖形，從而完成器件和電路三維結構的制造。計算光刻被公認為是一種可以進一步提高光刻成像質量和工藝窗口的有效手段。基于光刻成像模型，計算光刻不僅可以對光源的照明方式做優化，對掩模上圖形的形狀和尺寸做修正，還可以從工藝難度的角度對設計版圖提出修改意見，最終保證光刻工藝有足夠的分辨率和工藝窗口。本書共7章，首先對集成電路設計與制造的流程做簡要介紹，接著介紹集成電路物理設計（版圖設計）的全流程，然后介紹光刻模型、分辨率增強技術、刻蝕效應修正、可制造性設計，最后介紹設計與工藝協同優化。本書內容緊扣先進技術節點集成電路制造的實際情況，涵蓋計算光刻與版圖優化的發展狀態和未來趨勢，系統介紹了計算光刻與刻蝕的理論，論述了版圖設計與制造工藝的關系，以及版圖設計對制造良率的影響，講述和討論了版圖設計與制造工藝聯合優化的概念和方法論，并結合具體實施案例介紹了業界的具體做法。本書不僅適合集成電路設計與制造領域的從業者閱讀，而且適合高等院校微電子相關專業的本科生、研究生閱讀和參考。 |
目錄：第1章 概述 1
1.1 集成電路的設計流程和設計工具 3
1.1.1 集成電路的設計流程 3
1.1.2 設計工具（EDA tools） 5
1.1.3 設計方法介紹 7
1.2 集成電路制造流程 9
1.3 可制造性檢查與設計制造協同優化 19
1.3.1 可制造性檢查（DFM） 20
1.3.2 設計與制造技術協同優化（DTCO） 20
本章參考文獻 21
第2章 集成電路物理設計 22
2.1 設計導入 23
2.1.1 工藝設計套件的組成 23
2.1.2 標準單元 24
2.1.3 設計導入流程 25
2.1.4 標準單元類型選取及IP列表 26
2.2 布圖與電源規劃 26
2.2.1 芯片面積規劃 26
2.2.2 電源網絡設計 27
2.2.3 SRAM、IP、端口分布 28
2.2.4 低功耗設計與通用功耗格式導入 28
2.3 布局 30
2.3.1 模塊約束類型 30
2.3.2 擁塞 31
2.3.3 圖形密度 32
2.3.4 庫交換格式優化 32
2.3.5 鎖存器的位置分布 33
2.3.6 有用時鐘偏差的使用 33
2.4 時鐘樹綜合 35
2.4.1 CTS Specification介紹 35
2.4.2 時鐘樹級數 35
2.4.3 時鐘樹單元選取及分布控制 36
2.4.4 時鐘樹的生成及優化 36
2.5 布線 36
2.5.1 非常規的設計規則 36
2.5.2 屏蔽 37
2.5.3 天線效應 37
2.6 簽核 39
2.6.1 靜態時序分析 39
2.6.2 功耗 44
2.6.3 物理驗證 45
本章參考文獻 47
第3章 光刻模型 48
3.1 基本的光學成像理論 48
3.1.1 經典衍射理論 48
3.1.2 阿貝成像理論 53
3.2 光刻光學成像理論 54
3.2.1 光刻系統的光學特征 54
3.2.2 光刻成像理論 67
3.3 光刻膠模型 74
3.3.1 光刻膠閾值模型 74
3.3.2 光刻膠物理模型 75
3.4 光刻光學成像的評價指標 77
3.4.1 關鍵尺寸及其均勻性 77
3.4.2 對比度和圖像對數斜率 78
3.4.3 掩模誤差增強因子 79
3.4.4 焦深與工藝窗口 80
3.4.5 工藝變化帶（PV-band） 82
本章參考文獻 82
第4章 分辨率增強技術 84
4.1 傳統分辨率增強技術 86
4.1.1 離軸照明 86
4.1.2 相移掩模 89
4.2 多重圖形技術 92
4.2.1 雙重及多重光刻技術 93
4.2.2 自對準雙重及多重圖形成像技術 99
4.2.3 裁剪技術 104
4.3 光學鄰近效應修正技術 107
4.3.1 RB-OPC和MB-OPC 108
4.3.2 亞分辨輔助圖形添加 109
4.3.3 逆向光刻技術 110
4.3.4 OPC技術的產業化應用 113
4.4 光源?掩模聯合優化技術 117
4.4.1 SMO技術的發展歷史與基本原理 117
4.4.2 SMO技術的產業化應用 119
本章參考文獻 123
第5章 刻蝕效應修正 125
5.1 刻蝕效應修正流程 126
5.2 基于規則的刻蝕效應修正 128
5.2.1 基于規則的刻蝕效應修正的方法 128
5.2.2 基于規則的刻蝕效應修正的局限性 129
5.3 基于模型的刻蝕效應修正 132
5.3.1 刻蝕工藝建模 132
5.3.2 基于模型的刻蝕效應修正概述 134
5.3.3 刻蝕模型的局限性 135
5.4 EPC修正策略 136
5.5 非傳統的刻蝕效應修正流程 139
5.5.1 新的MBRT刻蝕效應修正流程 139
5.5.2 刻蝕效應修正和光刻解決方案的共優化 139
5.6 基于機器學習的刻蝕效應修正 140
5.6.1 基于人工神經網絡的刻蝕偏差預測 140
5.6.2 刻蝕鄰近效應修正算法 141
5.6.3 基于機器學習的刻蝕偏差預測模型案例 142
本章參考文獻 143
第6章 可制造性設計 145
6.1 DFM的內涵和外延 145
6.1.1 DFM的內涵 145
6.1.2 DFM的外延 148
6.2 增強版圖的健壯性 149
6.2.1 關鍵區域圖形分析（CAA） 149
6.2.2 增大接觸的可靠性 150
6.2.3 減少柵極長度和寬度變化對器件性能的影響 151
6.2.4 版圖健壯性的計分模型 152
6.3 與光刻工藝關聯的DFM 153
6.3.1 使用工藝變化的帶寬（PV-band）來評估版圖的可制造性 153
6.3.2 使用聚集深度來評估版圖的可制造性 155
6.3.3 光刻壞點的計分系統（scoring system） 157
6.3.4 對光刻工藝友好的設計 160
6.3.5 版圖與掩模一體化仿真 161
6.4 與CMP工藝關聯的DFM 162
6.4.1 CMP的工藝缺陷及其仿真 162
6.4.2 對CMP工藝友好的版圖設計 164
6.4.3 填充冗余金屬（dummy fill） 165
6.4.4 回避困難圖形 165
6.5 DFM的發展及其與設計流程的結合 166
6.5.1 全工藝流程的DFM 166
6.5.2 DFM工具及其與設計流程的結合 168
6.6 提高器件可靠性的設計（DFR） 170
6.6.1 與器件性能相關的DFR 170
6.6.2 與銅互連相關的DFR 172
6.7 基于設計的測量與DFM結果的驗證 172
6.7.1 基于設計的測量（DBM） 172
6.7.2 DFM規則有效性的評估 174
本章參考文獻 174
第7章 設計與工藝協同優化 177
7.1 工藝流程建立過程中的DTCO 178
7.1.1 不同技術節點DTCO的演進 178
7.1.2 器件結構探索 181
7.1.3 設計規則優化 183
7.1.4 面向標準單元庫的DTCO 194
7.2 設計過程中的DTCO 201
7.2.1 考慮設計和工藝相關性的物理設計方法 201
7.2.2 考慮布線的DTCO 205
7.2.3 流片之前的DTCO 213
7.3 基于版圖的良率分析及壞點檢測的DTCO 216
7.3.1 影響良率的關鍵圖形的檢測 217
7.3.2 基于版圖的壞點檢測 222
本章參考文獻 226
附錄A 專業詞語檢索 229 |
| 序： |
|
