Cadence高速電路板設計與實踐( 簡體 字) | |
| 作者：周潤景,趙建凱 | 類別：1. -> 電子工程 -> 電路設計 -> Cadence |
| 出版社：電子工業出版社 |  3dWoo書號： 34515詢問書籍請說出此書號！ 有庫存 NT售價： 290 元 |
| 出版日：1/1/2013 | |
| 頁數：364 | |
| 光碟數：0 | |
站長推薦：   | |
| 印刷：黑白印刷 | 語系： ( 簡體 字 ) |
| ISBN：9787121152511 | 加入購物車 │加到我的最愛 (請先登入會員) |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證, 繁體書的下載亦請直接連絡出版社) | |
第1章 Cadence Allegro SPB 16.5簡介
1.1 概述 1.2 功能特點 1.3 設計流程 1.4 Cadence Allegro SPB 16.5新功能介紹 第2章 Capture原理圖設計工作平臺 2.1 Design Entry CIS軟件功能介紹 2.2 原理圖工作環境 2.3 設置圖紙參數 2.4 設置打印屬性 第3章 制作元器件及創建元器件庫 3.1 創建單個元器件 3.1.1 直接新建元器件 3.1.2 用電子表格新建元器件 3.2 創建復合封裝元器件 3.3 大元器件的分割 3.4 創建其他元器件 習題 第4章 創建新設計 4.1 原理圖設計規范 4.2 Capture基本名詞術語 4.3 建立新項目 4.4 放置元器件 4.4.1 放置基本元器件 4.4.2 對元器件的基本操作 4.4.3 放置電源和接地符號 4.4.4 完成元器件放置 4.5 創建分級模塊 4.6 修改元器件序號與元器件值 4.7 連接電路圖 4.8 標題欄的處理 4.9 添加文本和圖像 習題 第5章 PCB設計預處理 5.1 編輯元器件的屬性 5.2 Capture到Allegro PCB Editor的信號屬性分配 5.3 建立差分對 5.4 Capture中總線（Bus）的應用 5.5 原理圖繪制后續處理 5.5.1 設計規則檢查 5.5.2 為元器件自動編號 5.5.3 回注（Back Annotation） 5.5.4 自動更新元器件或網絡的屬性 5.5.5 生成網絡表 5.5.6 生成元器件清單和交互參考表 5.5.7 屬性參數的輸出/輸入 習題 第6章 Allegro的屬性設置 6.1 Allegro的界面介紹 6.2 設置工具欄 6.3 定制Allegro環境 習題 第7章 焊盤制作 7.1 基本概念 7.2 熱風焊盤的制作 7.3 導通孔焊盤的制作 7.4 貼片焊盤的制作 第8章 元器件封裝的制作 8.1 封裝符號基本類型 8.2 集成電路封裝（IC）的制作 8.3 連接器（IO）封裝的制作 8.4 分立元器件（DISCRETE）封裝的制作 8.4.1 貼片的分立元器件封裝的制作 8.4.2 直插的分立元器件封裝的制作 8.4.3 自定義焊盤封裝制作 習題 第9章 PCB的建立 9.1 建立PCB 9.2 導入網絡表 習題 第10章 設置設計規則 10.1 間距規則設置 10.2 物理規則設置 10.3 設定設計約束（Design Constraints） 10.4 設置元器件/網絡屬性 習題 第11章 布局 11.1 規劃PCB 11.2 手工擺放元器件 11.3 快速擺放元器件 11.4 原理圖與Allegro交互擺放 習題 第12章 覆銅（Shape） 12.1 基本概念 12.2 為平面層建立覆銅 12.3 分割平面 12.4 分割復雜平面 12.5 雙面PCB及布線層的覆銅 習題 第13章 布線 13.1 布線的基本原則 13.2 布線的相關命令 13.3 定義布線的格點 13.4 手工布線 13.5 扇出（Fanout By Pick） 13.6 群組布線 13.7 自動布線的準備工作 13.8 自動布線 13.9 控制并編輯線 13.9.1 控制布線的長度 13.9.2 差分布線 13.9.3 高速網絡布線 13.9.4 45°角布線調整（Miter By Pick） 13.9.5 改善布線的連接 13.10 優化布線（Gloss） 習題 第14章 后處理 14.1 重命名元器件序號 14.2 回注（Back Annotation） 14.3 文字面調整 14.4 建立絲印層 14.5 建立孔位圖 14.6 建立鉆孔文件 14.7 建立Artwork文件 14.8 輸出底片文件 14.9 瀏覽Gerber文件 習題 本書以Cadence Allegro SPB 16.5為基礎，從設計實踐的角度出發，以具體電路為范例，以PCB設計正常設計流程為順序，由淺入深地講解了元器件建庫、原理圖設計、布局、布線、規則設置、后處理等PCB設計的全過程。內容包括原理圖輸入及元器件數據集成管理環境的使用，PCB設計工具的使用，以及后期電路設計處理需要掌握的各項技能等。
隨著工程技術的電子化、集成化和系統化的迅速發展，電路設計已經進入了一個全新的時代，目前高速電路設計業已成為了電子工程技術發展的主流。而Cadence以其強大的功能和高級的繪圖效果，逐漸成為了PCB設計行業中的主導軟件。Cadence完善的集成設計系統和強大的功能符合高速電路設計的速度快、容量大、精度高等要求，使其成為PCB設計方面的優秀代表。本書以Cadence公司最新發布的 Allegro SPB 16.5作為開發平臺，以實際案例貫穿整個PCB設計開發的全過程，設計思路清晰，更加具有實用性。
最新版Cadence軟件在使用制程方面的全新優化和增強，可以使用戶在原有基礎上進一步提高設計的穩定性，縮短開發周期，完善系統的綜合性能。 Allegro 16.5中的最新技術包括： 增加了埋入式器件的支持，允許在PCB中方便地添加并管理埋阻和埋容元件 群組布線時導通孔的各種散出方式 智能的PDF打印功能支持直接將光繪文件制作成PDF文檔 增加尺寸標注的關聯性，使標注保持與對象的關聯，對象移動，標注的坐標值更新，標注location適應性變化； MCAD—ECAD流程的增加，幫助用戶實現與機構工程師的順暢交流和合作 更高效的用戶界面提升用戶的設計效率 本書共14章，其中趙建凱編寫了第1章～第3章，第4章～第14章由周潤景編寫，全書由周潤景負責統稿。參加本書編寫的還有張麗娜、張紅敏、張麗敏、徐宏偉、呂小虎、王偉、張鵬飛、任冠中、丁莉、王志軍、胡訓智、李琳和宋志清。 本書的出版得到了北京迪浩永輝科技公司執行董事黃勝利先生、技術經理王鵬先生和電子工業出版社張劍先生的大力支持，也有很多讀者提出了寶貴的意見，在此一并表示衷心的感謝！ 為便于讀者閱讀、學習，特提供本書實例下載資源。請訪問http://yydz.phei.com.cn 網站，到“資源下載”欄目下載。 由于Cadence公司的PCB工具性能非常強大，不可能通過一本書完成全部內容的詳盡介紹，加上時間與水平有限，書中難免有不妥之處，還望廣大讀者批評指正。 編著者 | |
