3dwoo大學簡體電腦書店
片上互連網絡——多核/眾核處理器關鍵技術
( 簡體 字)
作者:任鵬舉,夏天類別:1. -> 電腦組織與體系結構 -> 嵌入式系統
出版社:電子工業出版社片上互連網絡——多核/眾核處理器關鍵技術 3dWoo書號: 53951
詢問書籍請說出此書號!
有庫存
NT售價: 395
出版日:1/1/2021
頁數:264
光碟數:0
站長推薦:
印刷:黑白印刷語系: ( 簡體 字 )
ISBN:9787121403446 加入購物車加到我的最愛 (請先登入會員)
(簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證, 繁體書的下載亦請直接連絡出版社)
第1章 導論 1
1.1 多核時代的出現 1
1.2 片上網絡和片外網絡的比較 3
1.3 網絡基礎:快速入門 4
1.3.1 片上網絡的演變 4
1.3.2 片上網絡的基本構建模塊 6
1.3.3 性能和成本 7
第2章 片上網絡的系統架構接口 9
2.1 CMP系統中的共享存儲網絡 10
2.1.1 緩存一致性協議對網絡性能的影響 12
2.1.2 緩存一致性協議對片上網絡的要求 15
2.1.3 協議級死鎖 16
2.1.4 多級緩存實現對網絡性能的影響 17
2.1.5 目錄基節點和內存控制器的設計策略 22
2.1.6 未命中/事務狀態保持寄存器 24
2.1.7 前沿技術概述 27
2.2 消息傳遞機制 28
2.3 片上網絡接口標準 30
2.4 總結 33
第3章 拓撲 34
3.1 指標 34
3.1.1 與網絡流量無關的指標 35
3.1.2 與網絡流量相關的指標 36
3.2 直連拓撲:ring、mesh和torus 40
3.3 非直連拓撲:交叉開關、蝶形網絡、clos網絡和fat tree網絡 42
3.4 不規則拓撲 48
3.4.1 分解法與合并法 50
3.4.2 拓撲綜合算法示例 51
3.5 層級拓撲 52
3.6 實現 53
3.6.1 布局布線 53
3.6.2 抽象度量指標的含義 55
3.7 前沿技術概述 57
第4章 路由 59
4.1 路由算法的類型 59
4.2 避免死鎖 61
4.3 確定性維序路由 62
4.4 無關路由 63
4.5 自適應路由 65
4.5.1 自適應路由概述 65
4.5.2 自適應轉向模型路由 67
4.6 多播路由 71
4.7 不規則拓撲中的路由 72
4.8 實現 73
4.8.1 源路由實現 74
4.8.2 基于節點查找表的路由實現 75
4.8.3 組合電路實現 77
4.8.4 自適應路由實現 78
4.9 前沿技術概述 79
第5章 流控制 81
5.1 消息、數據包、flit和phit 81
5.2 基于消息的流控制 83
5.3 基于數據包的流控制 85
5.3.1 存儲轉發流控制 86
5.3.2 虛擬直通流控制 87
5.4 基于flit的流控制 88
5.5 虛擬通道流控制 90
5.6 無死鎖流控制 94
5.6.1 時間線和虛擬通道劃分 94
5.6.2 逃生虛擬通道 96
5.6.3 氣泡流控制 97
5.7 緩沖區反壓 98
5.7.1 基于credit的緩沖區反壓機制 99
5.7.2 基于開啟/關閉信號的緩沖區反壓機制 99
5.8 流控制協議的實現 100
5.8.1 緩沖區大小與周轉時間 100
5.8.2 反向信號線 103
5.9 特定應用的片上網絡流控制 104
5.10 前沿技術概述 105
第6章 路由器微體系結構 107
6.1 虛擬通道路由器微體系結構 107
6.2 緩沖區和虛擬通道 109
6.2.1 緩沖區的組織方式 109
6.2.2 輸入虛擬通道狀態 112
6.3 開關設計 113
6.3.1 交叉開關設計 113
6.3.2 交叉開關加速 115
6.3.3 交叉開關切分 117
6.4 分配器和仲裁器 118
6.4.1 round-robin 仲裁器 119
6.4.2 矩陣仲裁器 121
6.4.3 分離式分配器 122
6.4.4 波前分配器 124
6.4.5 分配器的組織方式 130
6.5 流水線 131
6.5.1 流水線的實現 133
6.5.2 流水線的優化 136
6.6 低功耗微體系結構 143
6.6.1 動態功耗 144
6.6.2 漏電功耗 145
6.7 物理電路實現 147
6.7.1 路由器布局規劃 147
6.7.2 緩沖區電路實現 149
6.8 前沿技術概述 149
第7章 建模和評估 153
7.1 評價指標 153
7.1.1 分析模型 153
7.1.2 理想的互連結構 156
7.1.3 網絡延遲?吞吐量?能耗曲線 157
7.2 片上網絡建模的基礎架構 160
7.2.1 RTL和軟件模型 160
7.2.2 功耗和面積模型 161
7.3 網絡流量 162
7.3.1 消息類、虛擬網絡、消息長度和順序 162
7.3.2 應用程序的網絡流量 163
7.3.3 合成網絡流量 165
7.4 調試方法 166
7.5 片上網絡生成器 167
7.6 前沿技術概述 169
第8章 案例分析 171
8.1 MIT Eyeriss(2016) 172
8.2 Princeton Piton(2015) 175
8.3 Intel Xeon Phi(2015) 177
8.4 D E Shaw研究的Anton 2(2014) 181
8.5 MIT SCORPIO(2014) 182
8.6 Oracle Sparc T5(2013) 185
8.7 密歇根大學的 Swizzle Switch(2012) 186
8.8 MIT Broadcast NoC(2012) 187
8.9 Georgia Tech 3D-MAPS(2012) 189
8.10 KAIST Multicast-NoC(2010) 190
8.11 Intel Single-chip Cloud(2009) 191
8.12 UC Davis AsAP(2009) 193
8.13 Tilera TILEPro64(2008) 195
8.14 ST MicroElectronics STNoC(2008) 198
8.15 Intel TeraFLOPS(2007) 201
8.16 IBM Cell(2005) 204
8.17 小結 205
第9章 結論 207
9.1 超越傳統的互連 207
9.2 彈性的片上網絡 210
9.3 作為FPGA內部互連的NoC 211
9.4 多加速器的異構SoC中的NoC 212
9.5 片上網絡的相關會議 213
9.6 文獻說明 213
參考文獻 214
本書旨在介紹片上路由器網絡設計中最重要的概念和技術細節,希望為讀者闡明基本概念,并明確片上網絡研究的趨勢和最新進展。本書共9章,首先介紹了多核架構環境下的片上網絡,解釋了片上網絡如何適應多核設計的整體系統架構;然后介紹了各種拓撲成本及性能的權衡、路由算法、網絡中使用的流控制機制、路由器微體系結構、建模和評估片上網絡的細節;接著介紹了一系列基于片上互連網絡技術的計算架構設計案例,并全面分析了前面章節介紹的各種技術是如何在實際部署中進行取舍和融合的;最后介紹了未來幾年在推動片上網絡研究探索中將面臨的關鍵技術和新領域。本書面向熟悉基本計算機體系結構概念,并且對片上互連網絡感興趣的工程師和研究人員,可以作為他們理解片上網絡基礎知識和了解片上網絡最先進研究的基礎參考資料。同時,本書既可以用于教授基本概念,又可以用于學習最先進的設計,對研究生和行業工程師都具有重要價值。

是什么激發了將我們的On-Chip Networks翻譯成中文的想法,特別是在本書的三位作者都不精通中文的情況下?這一切源于十年前,在麻省理工學院,我們遇到了當時還是訪問博士生的任鵬舉。那個時候,關于片上互連網絡的研究課題,大家在一起進行了多次有趣而激動人心的頭腦風暴式的研討。十年后,我們都已分開,并各自居住在不同的國家。鵬舉與我們聯系,表達了他有興趣將本書翻譯成中文的想法,我們都非常高興。在整個翻譯過程中,我們也幫助解決其中所遇到的問題。
由于新冠病毒在全球蔓延,2020年是特別艱難的一年。在某種程度上,本書為我們提供了重新交流的機會,幫助我們一起跨越新冠病毒所帶來的阻礙。當我們不斷努力探索新的工作、新的教學和學習方式時,我們很感激本書的翻譯工作將我們再次聯系起來,并通過該書使得新一代的學生和研究人員能夠更好地學習片上互連網絡這一技術。
自2009年On-Chip Networks第一版電子書出版以來,片上互連網絡獲得了巨大的發展。在2009年,該技術還主要處于學術研究階段。到2017年On-Chip Networks第二版時,工業產品中已經開始出現采用片上互連網絡的芯片設計。到2020年,片上互連網絡技術已經得到了長足的發展,無論是高性能還是嵌入式處理器,已經有越來越多的產品采用這一技術。同時,隨著大家對機器學習興趣的激增,以及越來越多的芯片初創公司的興起,我們看到眾多的加速器平臺對片上互連網絡這一技術的興趣和應用與日俱增。目前,片上互連網絡的設計依然充滿著許多的挑戰和機遇,我們希望通過這本譯著,可以啟發更多的讀者去追求更好、更新的解決方案。
我們深感榮幸的是,中文譯本《片上互連網絡——多核/眾核處理器關鍵技術》使我們的On-Chip Networks可以覆蓋到更多的讀者。我們衷心地希望這本書有助于推動片上互連網絡進一步的發展。

娜塔莉·恩賴特·杰格(Natalie Enright Jerger)
圖沙·克里希納(Tushar Krishna)
白俐翾(Li-Shiuan Peh)
2020年11月

譯者序
片上互連網絡受到國內外越來越多的關注,是目前多處理器設計的關鍵技術之一,可是目前國內這方面的專業書籍較少。在2010年的春季學期,譯者曾在麻省理工學院學習Li-Shiuan Peh教授主講的“片上互連網絡”課程,還與Tushar Krishna教授有過多次關于多核仿真器片上網絡的技術討論,深感受益良多。兩位教授均是該領域的國際知名學者,他們參與編寫的On-Chip Networks是該領域的重要著作。我們因此萌生了將這本優秀著作的第二版介紹給中國讀者的想法,并且就此與兩位教授進行了溝通,得到了他們的大力支持。同時,在本書的翻譯過程中,我們還就圖書內容與他們進行了頻繁交流,在此感謝他們的指導和幫助。
原著面向的是具有一定多處理器和片上網絡基礎知識的讀者,因此對一些基礎概念和技術細節并沒有過多闡述。然而,考慮到片上網絡技術的迅速發展,以及其自身的跨學科特點,本書的讀者可能來自不同的技術領域,為了讓讀者更好地理解本書內容,我們在征求原著作者意見的基礎上,對原著進行了注解和補充,旨在就書中涉及的一些重要概念和技術進行更為詳細的闡述。我們希望這些新增內容對讀者有所幫助。除此之外,本書在翻譯的過程中力求語言風格平實,在保證其嚴謹性的前提下,不失專業性和可讀性。
然而,由于譯者水平所限,難免存在翻譯錯誤或表達欠妥的地方,希望讀者批評指正,也歡迎交流討論。特別說明,因原著中正文標注的參考文獻編號沒有按從小到大的順序編排,為了對應原著,本書中的參考文獻編號及順序也不做變動。同時,請讀者注意“互聯網絡”和“互連網絡”兩個概念的區別:“互聯網絡”特指由多個計算機網絡相互連接而形成的大型網絡,如用于傳輸文本、語音、圖像、視頻等多媒體信息的因特網(Internet);而本書講述的“互連網絡”(interconnection network)特指計算機處理器架構中用于連接多個計算核心并承擔多個計算核心之間通信的網絡。愿本書能為學習片上互連網絡的同學和教師提供很好的幫助與參考。
感謝西安交通大學鄭南寧院士,當他得知我們要翻譯原著時,給予我們許多指導和建議。感謝同一課題組中的胡康、趙文哲、陳飛三位老師,在我們的研究工作中對片上網絡的設計方法進行了實踐和驗證,同時給本書提出很多寶貴的建議。
最后,感謝佟健銘、宗鵬陳、趙浩然三位同學,他們在本書的翻譯和校對過程中貢獻了非常多的智慧。《禮記·學記》中的“學然后知不足,教然后知困”和“教學相長”的道理會一直鞭策我們學習和進步。

譯 者
2020年10月于西安交通大學
人工智能與機器人研究所
原著前言
本書的目標讀者是熟悉計算機體系結構基本概念,并且有興趣了解片上網絡的工程師和研究人員。本書旨在對片上網絡設計中最重要的概念進行梳理,既可作為理解片上網絡基礎知識的學習參考資料,同時也展示了當前片上網絡最先進的研究工作。我們相信,本書既可以教授基本概念,又可以突出最先進的設計,對研究生和行業工程師都具有重要價值。雖然無法涵蓋所有的內容,但我們希望此書能為讀者闡明基本概念,并明確片上網絡研究的趨勢和目前存在的不足。
隨著該領域的快速發展,我們認為需要及時地在第二版中對最新的技術進行更新和回顧。在本書的最后部分新增兩章內容。我們在本書中更新了過去幾年的最新研究,并擴展了基本概念的范疇,包括現在已經用于多核處理器產品的多個研究思路。我們相信,這部分的內容是所有片上網絡從業者應當掌握的概念,如消息傳遞(message passing)、多播路由和氣泡流控制方案等。
本書的結構如下。
第1章介紹了多核架構環境下的片上網絡,并討論了隨著可擴展性需求的增長,它們從簡單的點對點(point-to-point)線路到總線的演進。
第2章解釋了片上網絡如何適配到多核設計的整體系統架構中。具體來說,我們詳細講述了為滿足共享存儲的單芯片多處理器緩存一致性協議(cache coherence protocols)所需的設計要求,并將其與基于消息傳遞的多核系統中的要求進行對比。除了對系統要求進行討論,本章還介紹了系統與網絡之間的接口。
通過對系統架構的討論,我們闡明了使用片上網絡技術的場景和情境。在此基礎上,我們開始探索片上網絡的細節。拓撲(topology)通常是設計網絡的首要問題,因此,第3章介紹了各種拓撲在成本和性能方面的權衡策略。
在給定網絡拓撲之后,必須通過路由算法(routing algorithm)來確定整個網絡結構中傳遞消息的路徑,第4章介紹了路由算法。
第5章介紹了網絡中使用的流控制(flow control)機制。流控制指定了當數據包從源節點傳輸到目的節點時,如何將網絡的資源(如緩沖區和鏈路帶寬)分配給數據包。
拓撲、路由算法和流控制都是構成網絡路由器微體系結構的因素。第6章詳細介紹了各種路由器微體系結構的權衡和設計問題。本章包括構成路由器微體系結構的緩沖區、交叉開關和分配器的設計。盡管片上網絡各個方面的創新都有助于解決功耗問題,我們還是將新的功耗討論集中在微體系結構章節中,因為絕大多數的功耗優化都位于微體系結構設計中。
新增加的第7章介紹了建模和評估片上網絡的細節,從軟件仿真到RTL設計,以及FPGA仿真,再到延遲、吞吐量、面積和功耗的架構模型。本章還指導讀者理解一些用于評估和比較片上網絡的有用指標和理想的理論標準。
隨著眾多行業和學術界的片上網絡芯片問世,我們在新增加的第8章中專門研究這些芯片。本章幫助讀者全面理解前幾章中介紹的各種基本概念、各種概念整體的含義,以及這些概念的設計和實現的實際意義。
最后在第9章中,我們為讀者呈現了未來幾年將推動片上網絡研究的關鍵挑戰和新的探索領域。大量的新研究已經浮出水面,在這里,我們關注各種重要的趨勢,突出了片上網絡研究的學科交叉性。新興的互連和設備大大改變了片上網絡各種實現的權衡標準,反過來促進新設計的出現。同時,我們也更新了一些重要的指標。例如,系統彈性(resilience)用于反映系統對于制造過程中不可避免的波動的恢復能力,服務質量(Quality-of-Service,QoS)用于反映多核上同時運行多個工作負載的響應質量和情況。這些新增加的指標,為整個片上網絡的研究提供了新的維度,用于激發新的研究思路。

娜塔莉·恩賴特·杰格(Natalie Enright Jerger)
圖沙·克里希納(Tushar Krishna)
白俐翾(Li-Shiuan Peh)
pagetop