Cadence印制電路板設計：Allegro PCB Editor設計指南（第3版）( 簡體 字) | |
| 作者：吳均,王輝 等 | 類別：1. -> 電子工程 -> 電路設計 -> Cadence |
| 出版社：電子工業出版社 |  3dWoo書號： 56070詢問書籍請說出此書號！ 有庫存 NT售價： 750 元 |
| 出版日：8/1/2022 | |
| 頁數：564 | |
| 光碟數：0 | |
站長推薦：  | |
| 印刷：黑白印刷 | 語系： ( 簡體 字 ) |
| ISBN：9787121441233 | 加入購物車 │加到我的最愛 (請先登入會員) |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證, 繁體書的下載亦請直接連絡出版社) | |
第1章 PCB設計介紹 1
1.1 PCB設計的發展趨勢 1 1.1.1 PCB的歷史 1 1.1.2 PCB設計的發展方向 1 1.2 PCB設計流程簡介 4 1.3 高級PCB工程師必備知識 5 1.4 基于Cadence平臺的PCB設計 5 第2章 Allegro SPB平臺簡介 8 2.1 Cadence PCB設計解決方案 8 2.1.1 PCB Editor技術 9 2.1.2 高速設計 12 2.1.3 小型化 14 2.1.4 設計規劃與布線 14 2.1.5 模擬/射頻設計 16 2.1.6 團隊協作設計 16 2.1.7 PCB Autorouter技術 17 2.2 Allegro SPB 軟件安裝 17 第3章 原理圖和PCB交互設計 20 3.1 OrCAD Capture平臺簡介 20 3.2 OrCAD Capture平臺原理圖設計流程 23 3.2.1 OrCAD Capture設計環境 24 3.2.2 創建新項目 27 3.2.3 放置器件并連接 27 3.2.4 器件的命名和設計規則檢查 28 3.2.5 跨頁連接 33 3.2.6 網表和BOM 34 3.3 OrCAD Capture平臺原理圖設計規范 35 3.3.1 元器件、引腳、網絡命名規范 35 3.3.2 確定封裝 35 3.3.3 關于改板時的元器件命名問題 36 3.3.4 原理圖的可讀性與布局 36 3.4 正標與反標 37 3.5 設計交互 41 第4章 PCB Editor設計環境和設置 43 4.1 Allegro SPB工作界面 43 4.1.1 工作界面與產品說明 43 4.1.2 選項面板 46 4.2 Allegro SPB參數設置 48 4.3 Allegro SPB環境設置 51 第5章 封裝庫的管理和設計方法 61 5.1 PCB封裝庫簡介 61 5.2 PCB封裝命名規則 67 5.3 PCB封裝創建方法實例 68 5.3.1 創建焊盤庫 70 5.3.2 用Pad Designer 制作焊盤 70 5.3.3 手工創建PCB封裝 77 5.3.4 自動創建PCB封裝 83 5.3.5 封裝實例及高級技巧 86 5.4 PCB封裝庫管理 91 第6章 PCB設計前處理 93 6.1 PCB設計前處理概述 93 6.2 網表調入 93 6.2.1 封裝庫路徑的指定 94 6.2.2 Allegro Design Authoring/ Capture CIS網表調入 94 6.2.3 第三方網表 97 6.3 建立板框 98 6.3.1 手動繪制板框 98 6.3.2 導入DXF格式的板框 102 6.4 添加禁布區 103 6.5 MCAD-ECAD 協同設計 105 6.5.1 第一次導入基準的機械結構圖 106 6.5.2 設計過程中的機械結構修改 108 6.5.3 設計結束后建立新的基準 112 第7章 約束管理器 113 7.1 約束管理器介紹 113 7.2 物理約束與間距約束 118 7.2.1 物理約束和間距約束介紹 118 7.2.2 Net Group和Net Class 119 7.2.3 建立Net Class 119 7.2.4 為Class添加對象 120 7.2.5 設置物理約束的Default規則 121 7.2.6 建立擴展物理約束 123 7.2.7 為Net Class添加物理約束 124 7.2.8 設置間距約束的Default規則 125 7.2.9 建立擴展間距約束 125 7.2.10 為Net Class添加間距約束 126 7.2.11 建立Net Class-Class間距規則 127 7.2.12 層間約束 127 7.2.13 相同網絡間距約束 128 7.2.14 區域約束 128 7.2.15 Net屬性 130 7.2.16 Components屬性和Pin屬性 132 7.2.17 DRC工作表 132 7.2.18 設計約束 133 7.3 實例：設置物理約束和間距約束 135 7.3.1 物理約束設置 136 7.3.2 間距約束設置 138 7.4 電氣約束 139 7.4.1 電氣約束介紹 139 7.4.2 Wiring工作表 140 7.4.3 Impedance工作表 144 7.4.4 Min/Max Propagation Delays工作表 145 7.4.5 Relative Propagation Delay工作表 147 7.4.6 Total Etch Length工作表 149 7.4.7 Differential Pair工作表 150 7.4.8 Vias工作表和Return Path工作表 154 7.5 實例：建立差分線對 154 第8章 PCB布局 159 8.1 PCB布局要求 159 8.2 PCB布局思路 162 8.2.1 接口元器件，結構定位 162 8.2.2 主要芯片布局 163 8.2.3 電源模塊布局 165 8.2.4 細化布局 166 8.2.5 布線通道、電源通道評估 166 8.2.6 EMC、SI、散熱設計 170 8.3 布局常用指令 173 8.3.1 擺放元器件 173 8.3.2 按照Room放置元器件 175 8.3.3 按照Capture CIS原理圖頁面放置元器件 178 8.3.4 布局準備 180 8.3.5 手動布局 183 8.4 其他布局功能 187 8.4.1 導出元器件庫 187 8.4.2 更新元器件 187 8.4.3 過孔陣列 189 8.4.4 布局復用 190 第9章 層疊設計與阻抗控制 193 9.1 層疊設計的基本原則 193 9.1.1 PCB層的構成 193 9.1.2 合理的PCB層數選擇 194 9.1.3 層疊設計的常見問題 194 9.1.4 層疊設計的基本原則 196 9.2 層疊設計的經典案例 196 9.2.1 四層板的層疊設計方案 196 9.2.2 六層板的層疊設計方案 197 9.2.3 八層板的層疊設計方案 197 9.2.4 十層板的層疊設計方案 198 9.2.5 十二層板的層疊設計方案 199 9.2.6 十四層及以上單板的層疊設計方案 200 9.3 阻抗控制 200 9.3.1 阻抗計算需要的參數 200 9.3.2 利用Allegro軟件進行阻抗計算 203 第10章 電源地處理 207 10.1 電源地處理的基本原則 207 10.1.1 載流能力 208 10.1.2 電源通路和濾波 209 10.1.3 直流壓降 210 10.1.4 參考平面 211 10.1.5 其他要求 211 10.2 電源地平面分割 212 10.3 電源地正片銅皮處理 215 10.4 電源地處理的其他注意事項 220 10.4.1 前期Fanout 220 10.4.2 散熱問題 222 10.4.3 接地方式 224 10.4.4 開關電源反饋線設計 226 第11章 PCB布線的基本原則與操作 230 11.1 布線概述及原則 230 11.1.1 布線中的DFM要求 230 11.1.2 布線中的電氣特性要求 234 11.1.3 布線中的散熱 235 11.1.4 布線其他總結 235 11.2 布線 235 11.2.1 約束設置 235 11.2.2 Fanout 236 11.2.3 布線規劃 239 11.3 手動布線 241 11.3.1 添加走線 241 11.3.2 布線編輯命令 248 11.3.3 時序等長控制 252 11.4 各類信號線布線注意事項及布線技巧 256 第12章 全局布線環境 262 12.1 GRE功能簡介 262 12.1.1 新一代的PCB布局布線工具 262 12.1.2 自動布線的挑戰 263 12.1.3 使用GRE進行布局規劃的優點 264 12.2 GRE高級布局布線規劃 266 12.2.1 GRE參數設置 266 12.2.2 處理Bundle 268 12.2.3 規劃Flow 272 12.2.4 規劃驗證 274 12.3 高級布局布線規劃流程 278 12.4 高級布局布線規劃實例 280 12.5 自動互連技術Auto-I.XX 285 12.5.1 Flow的快速創建及連接 285 12.5.2 自動Breakout的應用 288 第13章 PCB測試 293 13.1 測試方法介紹 293 13.2 加測試點的要求 295 13.3 加入測試點 295 13.4 測試點的生成步驟 302 第14章 后處理和光繪文件輸出 304 14.1 DFX概述 304 14.1.1 可制造性（DFM）要求 305 14.1.2 可裝配性要求 306 14.1.3 可測試性要求 306 14.2 絲印 306 14.2.1 絲印調整 306 14.2.2 絲印設計常規要求 308 14.3 絲印重命名及反標注 308 14.3.1 器件編號重命名 309 14.3.2 反標 311 14.4 工程標注 311 14.4.1 尺寸標注 312 14.4.2 技術說明文檔資料（Drill 層相關生產需求說明） 317 14.5 輸出光繪前的檢查流程 320 14.5.1 基于Check List的檢查 320 14.5.2 Display Status 檢查 320 14.5.3 報表檢查 321 14.6 光繪輸出 324 14.6.1 鉆孔文件 325 14.6.2 CAM輸出 330 14.7 其他 335 14.7.1 valor檢查所需的文件 335 14.7.2 3D視圖 336 14.7.3 打印PDF 337 第15章 PCB設計的高級技巧 344 15.1 Skill二次開發 344 15.2 設計數據的導入/導出 347 15.3 無盤設計 351 15.4 背鉆設計 353 15.5 可裝配性設計 358 15.6 走線跨分割檢查 361 15.7 Extracta 362 15.8 優化 364 15.9 DataTips 367 15.10 3D Canvas 368 15.11 任意角度走線 370 15.12 超級蛇形線 372 15.13 Ravel語言 373 15.14 差分線對的返回路徑的過孔 374 15.15 Shape編輯應用模式 376 15.16 Time Vision –High Speed Product Option 377 第16章 高速PCB設計 379 16.1 高速PCB設計理論 379 16.1.1 高速PCB設計的定義 379 16.1.2 高速PCB設計的基本理論 381 16.1.3 高速PCB設計的基本原則 388 16.2 信號完整性仿真 389 16.2.1 普通信號完整性問題 389 16.2.2 時序問題 390 16.2.3 GHz以上串行信號問題 393 16.3 電源完整性仿真設計 394 16.3.1 直流電源問題 394 16.3.2 交流電源問題 395 16.4 板級EMC設計 398 16.4.1 板級EMC設計的關注點 398 16.4.2 Cadence的EMC設計規則 401 第17章 DDR3的PCB設計實例 403 17.1 DDR3介紹 403 17.1.1 Fly-by設計 406 17.1.2 動態ODT 407 17.1.3 其他更新 408 17.2 DDR3 PCB 設計規則 408 17.2.1 時序規則 409 17.2.2 電源設計要求及層疊、阻抗方案 411 17.2.3 物理約束和間距約束規則 412 17.2.4 電氣規則 425 17.3 DDR3布局 432 17.3.1 放置關鍵元器件 432 17.3.2 模塊布局 433 17.4 布線 437 17.4.1 電源處理 437 17.4.2 扇出 440 17.4.3 DDR3布線 441 17.5 信號完整性和電源完整性仿真設計 445 17.5.1 信號完整性仿真 445 17.5.2 仿真結果展示 453 17.5.3 電源完整性仿真 458 第18章 小型化設計 463 18.1 小型化設計的工藝流程 463 18.1.1 HDI技術 463 18.1.2 埋入零件 469 18.2 實例：盲、埋孔設計 469 18.3 盲、埋孔設計的其他設置 473 18.4 埋入式零件設計的基本參數設置 476 18.4.1 實例：埋入零件 479 18.4.2 埋入式零件生產數據輸出 482 第19章 射頻設計 486 19.1 RF PCB設計背景 486 19.2 RF PCB設計的特點 488 19.3 RF PCB設計流程 488 19.4 模擬/RF電路設計常用的命令 495 第20章 團隊協作平臺——Symphony 513 20.1 協作意識 513 20.2 多人在線并行設計概述 514 20.3 硬件、系統與License要求 515 20.4 多人在線并行設計的兩種工作模式 516 20.5 常規客戶端工作模式 517 20.6 網絡服務器工作模式 523 20.7 以無圖形界面模式啟動Symphony服務器 524 20.8 Symphony服務管理器 525 20.9 Allegro與Symphony服務器應用程序之間的交互 526 20.9.1 暫停模式 527 20.9.2 約束編輯模式 530 20.10 二次開發支持 531 附錄A 幫助文件使用說明 533 參考資料 545 后 記 546 本書基于 Cadence Allegro PCB 最新的設計平臺，通過設計行業相關專家的經驗分享、實例剖析，詳細介紹了整個印制電路設計的各個環節，以期對提高整個行業的設計水平有所幫助。本書介紹了 Cadence Allegro PCB 平臺下對于 PCB 設計的所有工具，既介紹了基本的 PCB 設計工具，也介紹了新工具，如全局布線環境（GRE）等。此外，本書還介紹了 Cadence 新的設計方法，如任意角度布線和對 Intel 的 Romely 平臺下 BGA 弧形布線的支持，以及埋阻、埋容技術。
推薦序一
隨著計算機、通信和消費類電子產品的發展，電子產品遍及我們生活的方方面面。電子工業在全球得到了快速的發展，電子工業的發展也帶動了電子設計自動化技術的發展。電子設計自動化技術（EDA）是在電子CAD技術基礎上發展起來的計算機軟件系統，是指以計算機為工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。利用電子設計自動化工具，電子工程師可以從概念、算法、協議等開始設計電子系統，電子產品從系統設計、電路設計、性能分析到設計出IC版圖、封裝或PCB版圖的整個過程都可以在計算機上自動處理完成。新的工藝決定了電子設計自動化工具的發展，同時，電子設計自動化工具也決定了電子設計的周期和設計的復雜度。好的設計工具可以幫助客戶節約大量的時間，幫助客戶縮短產品成熟的周期。 對當下的電子設計來說，電子產品朝著小型化、綠色設計和更加時尚的方向發展。新產品、新技術的出現，帶動了電子工業的發展。目前，電子工業向小型化、低功耗、高性能的方向轉變，對電子自動化設計工具的要求越來越高。因此，當前的電子工業領域迫切需要一批能滿足電子設計各環節需求的電子工程師。本書主要通過對實例、設計流程和Cadence?Allegro?PCB最新設計平臺的介紹，來說明封裝和印制電路板電子設計的整個過程，幫助讀者快速進入PCB設計領域。 本書的主要特點如下。 ● 內容完整，體系性強：本書包括從封裝設計到原理圖設計、印制電路板設計的整個硬件開發流程。 ● 理論與實踐相結合：本書不僅包括實際工具的應用、設計案例和相關基礎理論，還結合實際的制造工藝要求對實際工程進行有針對性的介紹。 邱善勤 博士 推薦序二 “PCB設計是一門遺憾的藝術！”這是我投身到這個領域以來最深切的感悟。PCB作為產品硬件開發中物理實現的關鍵載體，其設計交付是電、熱、結構、可制造性、成本、周期等多方面需求實現的綜合博弈和相互妥協的結果。對已設計交付使用的PCB進行檢視，都可發現，只要某需求方降低規格，PCB就可以設計得更完美。“沒有最好，只有更好！”我相信這是業界優秀工程師的追求和境界。 隨著電子行業的蓬勃發展，現在中國不但成為PCB的制造中心，而且是PCB的設計中心。要說國內PCB行業最缺什么？我認為是人，有沉淀、積累、不浮躁及富有鉆研精神的人。在我參加的多次國內外PCB相關研討交流活動中，最大的感觸是：“我們的工程師都很年輕，而國外同行多為頭發花白的老者！”年輕代表著朝氣、有闖勁，具有持續發展的潛力，后繼有人；但明顯缺乏與科技發展同步的沉淀與傳承，總體上感覺基礎薄弱。 簡單、智能、安全、準確及高清的信息交互是人們的持續追求，導致PCB設計在高速、高頻、高密度、高可靠性、環保等方面面臨著挑戰，一個個心理設計極限和認識被打破。PCB設計仍是充滿挑戰的崗位！為了獲得最優化的PCB工程解決方案，必須培養具有扎實的綜合技能和極強的PCB設計能力的PCB設計工程師。 PCB設計工程師培養的最佳途徑是設計實踐。在國內電子行業蓬勃發展的大環境下，實踐機會并不缺乏，但能指導實踐的書卻不多見。 當我第一次看到這本書的書名時，本以為它只是常規的工具軟件使用指導書，然而讀完后，我的想法改變了——這是一本專門寫給PCB設計工程師的“紅寶書”！書中以Cadence?Allegro?PCB設計平臺的使用為主線，以對PCB基礎設計知識的介紹為輔助，融入實踐、流程、理念和經驗，圖文并茂，將設計并交付PCB的流程完整、系統地呈現出來。我認為無論是對PCB設計的初學者還是對經驗豐富的PCB設計高手，本書都具有非常好的指導作用。 有幸與本書的陳蘭兵先生、湯昌茂先生及其他所有作者相識多年，他們在PCB設計行業均奮斗了十幾年，常常為極具挑戰和代表性的PCB設計提供工程解決方案。他們在繁忙的本職工作之余，精心打造了本書。本書不僅是他們的心血結晶，也是對PCB設計行業的一種分享和回饋。 在這里，我想將此書推薦給正在從事或有志于從事PCB設計的廣大讀者，希望它能為讀者打開一扇了解和掌握PCB設計的大門。同時，我也希望中國PCB設計工程師的隊伍不斷壯大，擔起科技發展的重任，迎接信息技術革命的挑戰！ IPC設計師理事會中國分會主席 黃文強 于深圳 前言 1936年，奧地利人保羅·愛斯勒（Paul Eisler）首次在收音機裝置內實現了印制電路板，從而奠定了后來印制電路板的制造基礎。在其發展過程中，隨著新材料、新工藝的不斷應用，相應的制造技術越來越成熟。當前，綠色環保成為當今世界關注的主題，在實現了高密度互連和嵌入式元器件后，印制電路板設計技術和方法似乎走到了一個“瓶頸”階段，面臨更多的挑戰。 21世紀，人類進入了信息化社會，印制電路板是電子元器件的主要支撐體，電子信息領域中的一切互連和裝備必須依賴印制電路板得以實現。傳統印制電路板設計以電路原理圖為基礎，實現電路設計者所需要的連接和功能。當今電子設備要求高性能化、多功能化和小型化，高速大容量電路設計、低功耗設計和高密度互連設計等變得更加重要，因而融合多學科的印制電路板設計技術成為開發高端電子產品的關鍵技術之一，并成為整個產品開發設計中的一個重要環節。因此，印制電路板不是畫出來的，是基于產品功能和性能要求設計出來的，在實現產品功能和降低成本的同時，更加注重可制造性、可測試性和可靠性。尤其是近代EDA設計工具的發展，讓印制電路板設計的理念和方法得以不斷豐富和完善，從而把部分印制電路板設計工作提到原理圖設計的前面，成為產品的系統級設計的一部分，這使印制電路板設計變得更加復雜，也顯得更加重要。另一個重要的趨勢是，芯片、封裝和印制電路板的協同設計，形成緊密配合的硬件設計和物理實現的產業鏈。專業的設計團隊還面臨不斷縮短的設計周期壓力，從而推動印制電路板設計從個人設計向平臺化設計發展，印制電路板設計平臺的建設也變得更加重要。 中國印制電路板產業已在世界印制電路板發展史上寫下了光輝的一頁。中國印制電路板產值幾乎占全球一半的市場份額。中國已經成為全球印制電路板第一生產大國。更重要的是，隨著本土通信公司、消費電子產品公司的飛速發展，以及全球化設計發展的推動，中國已經成為全球的印制電路板設計中心，這將推動整個行業的技術發展和設計水平的提升。 本書基于Cadence Allegro PCB最新的設計平臺，通過設計行業相關專家的經驗分享、實例剖析，詳細介紹了整個印制電路板設計的各個環節，以期對提高整個行業的設計水平有所幫助，可供廣大設計工程師參考。在此特別對Cadence和一博科技的大力支持表示感謝！ 本書第1~6、8~12、14、16、17章由一博科技公司的吳均、湯昌茂及該公司相關技術專家主持編寫，第13章及第15章的部分內容由周佳永編寫，第7、18、19章、附錄及第15章的部分內容由王輝編寫。在本書的兩次改版修訂過程中，李方和戴維做了很多工作，第20章是全新內容，基本由李方完成，戴維完成了很多軟件新功能的內容。 由于時間有限，書中可能有些不足的地方，歡迎廣大讀者指正，電子郵箱地址。 陳蘭兵 2022年夏于南京 | |
