前言
二維碼資源清單
第1章 CPLD/FPGA專案開發入門1
1.1 CPLD/FPGA開發系統概述1
1.1.1 PLD的發展歷程及發展趨勢1
1.1.2 CPLD/FPGA概述3
1.1.3 CPLD/FPGA的結構與原理4
1.1.4 CPLD與FPGA的區別8
同步訓練1-19
1.2 CPLD/FPGA器件識別10
1.2.1 CPLD/FPGA產品概況11
1.2.2 MAX系列產品的基本功能及程式設計方式13
同步訓練1-215
1.3 CCIT CPLD/FPGA實驗儀使用16
1.3.1 實驗儀結構設計17
1.3.2 熟悉實驗儀的元器件17
1.3.3 解析主控晶片EPM1270T144C518
1.3.4 瞭解實驗儀的週邊介面及其引腳對應關係19
1.3.5 設計實驗儀原理圖21
1.3.6 USB-Blaster下載口21
同步訓練1-326
1.4 Quartus Ⅱ開發環境安裝27
1.4.1 Quartus Ⅱ軟體功能簡介27
1.4.2 Quartus Ⅱ軟體安裝28
1.4.3 USB-Blaster 下載驅動器安裝29
同步訓練1-432
1.5 Quartus Ⅱ軟體發展環境的應用32
1.5.1 簡單的三人表決器功能描述33
1.5.2 文本方式輸入34
1.5.3 原理圖方式輸入42
同步訓練1-545
1.6 技能實訓46
第2章 Verilog HDL（硬體描述語言）49
2.1 Verilog HDL語言基礎知識49
2.1.1 Verilog HDL基本結構49
2.1.2 Verilog HDL資料類型53
2.1.3 Verilog HDL運算子及運算式55
2.1.4 Verilog HDL基本語句56
同步訓練2-162
2.2 Verilog HDL設計閃爍燈和流水燈63
2.2.1 閃爍燈設計64
2.2.2 閃爍燈設計技能實訓67
2.2.3 流水燈設計69
2.2.4 流水燈設計技能實訓73
同步訓練2-275
2.3 Verilog HDL設計分頻器76
2.3.1 奇偶分頻設計77
2.3.2 任意分頻設計79
同步訓練2-381
第3章 基於CPLD/FPGA的單元專案開發83
3.1 專案1 設計基本邏輯門電路83
同步訓練3-186
3.2 專案2 解碼器設計87
3.2.1 設計3-8解碼器88
3.2.2 設計八段LED數碼管解碼電路91
3.2.3 技能實訓93
同步訓練3-296
3.3 專案3 編碼器設計97
3.3.1 設計8-3優先編碼器98
3.3.2 技能實訓100
同步訓練3-3103
3.4 專案4 資料選擇器設計104
3.4.1 設計4-1資料選擇器105
3.4.2 技能實訓107
同步訓練3-4109
3.5 專案5 觸發器設計109
3.5.1 觸發器概述110
3.5.2 識別基本觸發器110
3.5.3 識別觸發器的邏輯功能111
3.5.4 設計時鐘觸發器112
3.5.5 設計直接置位復位觸發器112
3.5.6 轉換不同邏輯功能的觸發器113
3.5.7 技能實訓114
同步訓練3-5116
3.6 專案6 全加器設計118
3.6.1 設計一位全加器118
3.6.2 設計串列進位元加法器119
3.6.3 設計先行進位加法器120
3.6.4 設計加減法器121
3.6.5 技能實訓123
同步訓練3-6126
3.7 專案7 計數器設計127
3.7.1 設計二進位計數器128
3.7.2 設計七進制計數器129
3.7.3 採用非同步置數和同步清零的方法設計七進制計數器129
3.7.4 十五進制計數器技能實訓131
3.7.5 按鍵點燈設計一134
3.7.6 按鍵點燈設計二135
3.7.7 設計按鍵計數器137
3.7.8 1000進制計數器技能實訓138
同步訓練3-7141
3.8 專案8 乘法器設計143
3.8.1 利用被乘數左移法設計無符號乘法器143
3.8.2 利用部分積右移法設計無符號乘法器146
3.8.3 設計帶符號乘法器147
同步訓練3-8148
3.9 專案9 數碼管顯示設計148
3.9.1 靜態數碼管的顯示149
3.9.2 動態數碼管的顯示152
3.9.3 技能實訓155
同步訓練3-9157
3.10 專案10 滾動點陣看板設計158
3.10.1 點陣LED顯示驅動158
3.10.2 分時顯示資訊161
3.10.3 滾動顯示資訊164
3.10.4 技能實訓168
同步訓練3-10171
3.11 專案11 蜂鳴器應用設計171
3.11.1 設計報警聲172
3.11.2 設計數位電子琴173
3.11.3 播放“梁祝”音樂175
3.11.4 技能實訓178
同步訓練3-11183
3.12 專案12 基於串列通信的LCD液晶顯示系統設計184
3.12.1 串列通信基礎知識184
3.12.2 LCD基礎知識186
3.12.3 驅動字元液晶滾動顯示192
3.12.4 設計UART串列收發模組199
3.12.5 LCD顯示UART串列接收資訊204
3.12.6 技能實訓208
同步訓練3-12211
第4章 基於CPLD/FPGA的綜合專案開發212
4.1 專案1 基於Verilog HDL的數位時鐘設計與實現212
4.1.1 任務提出及設計分析212
4.1.2 頂層模組設計213
4.1.3 子模組設計215
4.1.4 下載調試運行220
4.1.5 技能實訓220
4.2 專案2 基於Verilog HDL的交通信號燈模擬控制設計226
4.2.1 任務提出及設計分析226
4.2.2 頂層模組設計229
4.2.3 子模組設計229
4.2.4 下載調試運行233
4.2.5 技能實訓233
4.3 專案3 多功能教室智慧控制系統的設計與實現240
4.3.1 任務提出及設計分析241
4.3.2 頂層模組設計242
4.3.3 子模組設計244
4.3.4 下載調試運行251
4.3.5 技能實訓252
參考文獻 256
•江蘇省高等學校重點教材 •採用“紙質教材+二維碼關聯數位資源+線上課程”的新形態、一體化形式，融理論和實踐於一體，實現“學中練、練中學” •配有豐富的數位資源，包括微課視頻、電子課件、習題解答、案例素材、程式原始程式碼等。課程團隊教師聯合企業研發了具有自主智慧財產權的STAR EPM1270 CPLD/FPGA教學實驗儀