 |
-- 會員 / 註冊 --
|
 |
|
|
|
Xilinx FPGA數字信號處理系統設計指南：從HDL、Simulink到HLS的實現 ( 簡體 字) |
| 作者：何賓,張艷輝 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 50570
詢問書籍請說出此書號！【有庫存】
NT售價： 940 元 |
| 出版日：1/1/2019 |
| 頁數：824 |
| 光碟數：0 |
|
站長推薦：  |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121347474 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：近年來，人工智能、大數據和云計算等新信息技術得到越來越多的應用，它們共同的特點就是需要對海量數據進行高性能的處理。與采用CPU、DSP和GPU實現數字信號處理（數據處理）系統相比，現場可編程門陣列（Field Programmable Gate Array，FPGA）具有天然并行處理能力以及整體功耗較低的優勢，使得它成為這些新信息技術普及推廣不可或缺的硬件處理平臺，被越來越多地應用于這些新技術中。
一般而言，業界將FPGA歸結為硬件（數字邏輯電路）范疇，而算法歸結為軟件范疇。在十年前，當采用FPGA作為數字信號處理平臺時，設計者必須使用硬件描述語言來描述所構建的數字信號處理系統模型；而大多數的算法設計人員并不會使用硬件描述語言，這樣就對他們使用FPGA實現數字信號處理算法造成了困難，從而限制了FPGA在這些新技術方面的應用普及和推廣。當采用FPGA作為數字信號處理實現平臺時，軟件算法人員希望他們自己只關注算法本身，而通過一些其他工具將這些軟件算法直接轉換為FPGA硬件實現。
近年來，出現了新的建模工具，它們都是以軟件算法人員的視角為出發點來構建數字信號處理系統的，這樣顯著降低了算法設計人員使用FPGA實現算法的難度，實現了軟件和硬件的完美統一。本書將著重介紹Xilinx公司Vivado集成開發環境下提供的兩種新的數字信號處理建模工具，即System Generator工具（它使用MATLAB環境下的Simulink）和高級綜合工具（High Level Synthesis, HLS）。這兩個數字信號處理系統建模工具的出現，使得算法人員可以專注于研究算法本身；然后通過這些建模工具，將算法直接轉換成寄存器傳輸級（Register Transfer Level，RTL）描述；最后下載到FPGA內進行算法實現。這樣，當采用Xilinx FPGA作為數字信號處理硬件平臺時，顯著提高了系統的建模效率，并且可以在性能和實現成本之間進行權衡，以探索最佳的解決方案。
本書從傳統的硬件描述語言、Simulink模型設計和C/C++高級綜合3個角度，對基于Xilinx 7系列FPGA平臺下的通用數字信號處理、通信信號處理和數字圖像處理的建模與實現方法進行詳細介紹。全書共5篇21章，主要內容包括：信號處理理論基礎，數字信號處理實現方法，數值的表示和運算，基于FPGA的數字信號處理的基本流程；CORDIC算法、離散傅里葉變換、快速傅里葉變換、離散余弦變換、FIR濾波器、IIR濾波器、重定時信號流圖、多速率信號處理、串行FIR濾波器、并行-串行FIR濾波器、多通道FIR濾波器以及其他類型數字濾波器的原理與實現；數控振蕩器、通信信號處理和信號同步的原理與實現；遞歸結構信號流圖的重定時，自適應信號處理原理與實現；數字圖像處理、動態視頻拼接的原理與實現。
本書所介紹的內容反映了Xilinx FPGA在實現高性能數字信號處理（數據處理）系統時的最新研究成果；力圖幫助讀者在使用FPGA構建數字信號處理系統時，知道如何在實現性能和實現成本之間進行權衡，如何正確使用不同的數字信號處理系統建模工具和方法，更重要的是知道如何將軟件算法轉換成硬件實現。
在編寫本書的過程中，得到了Xilinx公司大學計劃的支持和幫助，提供了最新的Vivado 2017集成開發工具以及《DSP for FPGA Primer》等文檔和材料。此外，也得到了Mathworks公司圖書計劃的支持和幫助，為作者提供了正版授權的MATLAB R2016b集成開發環境，以及相關設計所要使用的工具包。在此，向他們的支持和幫助表示衷心的感謝。在編寫本書的過程中，仍然參考了已經畢業研究生張艷輝的研究成果，以及本科生湯宗美和劉儀參與本書教學資源的編寫工作，在此向他們的辛勤勞動表示感謝。最后，向電子工業出版社編輯的辛勤工作表示感謝。
編著者2018年12月于北京 |
內容簡介：本書從硬件描述語言(VHDL和Verilog HDL)、Simulink環境下的模型構建以及Xilinx高級綜合工具下的C/C++程序設計3個角度，對采用Xilinx FPGA平臺構建數字信號處理系統的方法進行詳細的介紹與說明。全書內容涵蓋了數字信號處理的主要理論知識，其中包含通用數字信號處理、數字通信信號處理和數字圖像處理等方面。全書共5篇21章，內容包括：信號處理理論基礎，數字信號處理實現方法，數值的表示和運算，基于FPGA的數字信號處理的基本流程；CORDIC算法、離散傅里葉變換、快速傅里葉變換、離散余弦變換、FIR濾波器、IIR濾波器、重定時信號流圖、多速率信號處理、串行和并行-串行FIR濾波器、多通道FIR濾波器以及其他常用數字濾波器的原理與實現；數控振蕩器、通信信號處理和信號同步的原理與實現；遞歸結構信號流圖的重定時，自適應信號處理的原理與實現；數字圖像處理和動態視頻拼接的原理與實現。 |
目錄：第一篇數字信號處理系統的組成和實現方法
第1章信號處理理論基礎
1杄1信號定義和分類
1杄2信號增益與衰減
1杄3信號失真與測量
1杄3杄1放大器失真
1杄3杄2信號諧波失真
1杄3杄3諧波失真測量
1杄4噪聲及其處理方法
1杄4杄1噪聲的定義和表示
1杄4杄2固有噪聲電平
1杄4杄3噪聲/失真鏈
1杄4杄4信噪比定義和表示
1杄4杄5信號的提取方法
1杄5模擬信號及其處理方法
1杄5杄1模擬I/O信號的處理
1杄5杄2模擬通信信號的處理
1杄6數字信號處理的關鍵問題
1杄6杄1數字信號處理系統結構
1杄6杄2信號調理的方法
1杄6杄3模數轉換器ADC及量化效應
1杄6杄4數模轉換器(DAC)及信號重建
1杄6杄5SFDR的定義和測量
1杄7通信信號軟件處理方法
1杄7杄1軟件無線電的定義
1杄7杄2中頻軟件無線電實現
1杄7杄3信道化處理
1杄7杄4基站軟件無線電接收機
1杄7杄5SR采樣技術
1杄7杄6直接數字下變頻
1杄7杄7帶通采樣失敗的解決
第2章數字信號處理實現方法
2杄1數字信號處理技術概念
2杄1杄1數字信號處理技術的發展
2杄1杄2數字信號處理算法的分類
2杄1杄3數字信號處理實現方法
2杄2基于DSP的數字信號處理實現方法
2杄2杄1DSP的結構和流水線
2杄2杄2DSP的運行代碼和性能
2杄3基于FPGA的數字信號處理實現方法
2杄3杄1FPGA原理
2杄3杄2FPGA的邏輯資源
2杄3杄3FPGA實現數字信號處理的優勢
2杄3杄4FPGA的最新發展
2杄4FPGA執行數字信號處理的一些關鍵問題
2杄4杄1關鍵路徑
2杄4杄2流水線
2杄4杄3延遲
2杄4杄4加法器
2杄4杄5乘法器
2杄4杄6并行/串行
2杄4杄7溢出的處理
2杄5高性能信號處理的難點和技巧
2杄5杄1設計目標
2杄5杄2實現成本
2杄5杄3設計優化
第3章數值的表示和運算
3杄1整數的表示方法
3杄1杄1二進制原碼格式
3杄1杄2二進制反碼格式
3杄1杄3二進制補碼格式
3杄2整數加法運算的HDL描述
3杄2杄1無符號整數加法運算的HDL描述
3杄2杄2有符號整數加法運算的HDL描述
3杄3整數減法運算的HDL描述
3杄3杄1無符號整數減法運算的HDL描述
3杄3杄2有符號整數減法運算的HDL描述
3杄4整數乘法運算的HDL描述
3杄4杄1無符號整數乘法運算的HDL描述
3杄4杄2有符號整數乘法運算的HDL描述
3杄5整數除法運算的HDL描述
3杄5杄1無符號整數除法運算的HDL描述
3杄5杄2有符號整數除法運算的HDL描述
3杄6定點數的表示方法
3杄6杄1定點數的格式
3杄6杄2定點量化
3杄6杄3歸一化處理
3杄6杄4小數部分截斷
3杄6杄5一種不同的表示方法——Trounding
3杄6杄6定點數運算的HDL描述庫
3杄7定點數加法運算的HDL描述
3杄7杄1無符號定點數加法運算的HDL描述
3杄7杄2有符號定點數加法運算的HDL描述
3杄8定點數減法運算的HDL描述
3杄8杄1無符號定點數減法運算的HDL描述
3杄8杄2有符號定點數減法運算的HDL描述
3杄9定點數乘法運算的HDL描述
3杄9杄1無符號定點數乘法運算的HDL描述
3杄9杄2有符號定點數乘法運算的HDL描述
3杄10定點數除法運算的HDL描述
3杄10杄1無符號定點數除法運算的HDL描述
3杄10杄2有符號定點數除法運算的HDL描述
3杄11浮點數的表示方法
3杄11杄1浮點數的格式
3杄11杄2浮點數的短指數表示
3杄12浮點數運算的HDL描述
3杄12杄1單精度浮點數加法運算的HDL描述
3杄12杄2單精度浮點數減法運算的HDL描述
3杄12杄3單精度浮點數乘法運算的HDL描述
3杄12杄4單精度浮點數除法運算的HDL描述
第4章基于FPGA的數字信號處理的基本流程
4杄1FPGA模型的設計模塊
4杄1杄1Xilinx Blockset
4杄1杄2Xilinx Reference Blockset
4杄2配置System Generator環境
4杄3信號處理模型的構建與實現
4杄3杄1信號模型的構建
4杄3杄2模型參數的設置
4杄3杄3信號處理模型的仿真
4杄3杄4生成模型子系統
4杄3杄5模型HDL代碼的生成
4杄3杄6打開生成設計文件并仿真
4杄3杄7協同仿真的配置與實現
4杄3杄8生成IP核
4杄4編譯MATLAB到FPGA
4杄4杄1模型的設計原理
4杄4杄2系統模型的建立
4杄4杄3系統模型的仿真
4杄5高級綜合工具HLS概述
4杄5杄1HLS的特性
4杄5杄2調度和綁定
4杄5杄3提取控制邏輯和I/O端口
4杄6使用HLS實現兩個矩陣相乘運算
4杄6杄1設計矩陣相乘模型
4杄6杄2添加C測試文件
4杄6杄3運行和調試C工程
4杄6杄4設計綜合
4杄6杄5查看生成的數據處理圖
4杄6杄6對設計執行RTL級仿真
4杄6杄7設計優化
4杄6杄8對優化后的設計執行RTL級仿真
4杄7基于Model Composer的DSP模型構建
4杄7杄1Model Composer工具概述
4杄7杄2打開Model Composer工具
4杄7杄3創建一個矩陣運算實現模型
4杄7杄4修改設計中模塊的參數
4杄7杄5執行仿真并分析結果
4杄7杄6產生輸出
4杄8在Model Composer導入C/C++代碼作為定制模塊
4杄8杄1建立C/C++代碼
4杄8杄2將代碼導入Model Composer
4杄8杄3將定制庫添加到庫瀏覽器中
第二篇數字信號處理的基本理論和FPGA實現方法
第5章CORDIC算法的原理與實現
5杄1CORDIC算法原理
5杄1杄1圓坐標系旋轉
5杄1杄2線性坐標系旋轉
5杄1杄3雙曲線坐標系旋轉
5杄1杄4CORDIC算法通用表達式
5杄2CORDIC循環和非循環結構硬件實現原理
5杄2杄1CORDIC循環結構的原理和實現方法
5杄2杄2CORDIC非循環結構的實現原理
5杄2杄3實現CORDIC非循環的流水線結構
5杄3向量幅度的計算
5杄4CORDIC算法的性能分析
5杄4杄1迭代次數對精度的影響
5杄4杄2總量化誤差的確定
5杄4杄3近似誤差的分析
5杄4杄4舍入誤差的分析
5杄4杄5有效位deff的估算
5杄4杄6預測與仿真
5杄5CORDIC算法的原理和實現方法
5杄5杄1CORDIC算法的收斂性
5杄5杄2CORDIC象限映射的實現
5杄5杄3向量模式下CORDIC迭代的實現
5杄5杄4旋轉模式下CORDIC迭代的實現
5杄6CORDIC子系統的設計
5杄6杄1CORDIC單元的設計
5杄6杄2參數化CORDIC單元
5杄6杄3旋轉后標定的實現
5杄6杄4旋轉后的象限解映射
5杄7圓坐標系算術功能的設計
5杄7杄1反正切的實現
5杄7杄2正弦和余弦的實現
5杄7杄3向量幅度的計算
5杄8流水線技術的CORDIC實現
5杄8杄1帶有流水線并行陣列的實現
5杄8杄2串行結構的實現
5杄8杄3比較并行和串行的實現
5杄9向量幅值精度的研究
5杄9杄1CORDIC向量幅度：設計任務
5杄9杄2驗證計算精度
第6章離散傅里葉變換的原理與實現
6杄1模擬周期信號的分析——傅里葉級數
6杄2模擬非周期信號的分析——傅里葉變換
6杄3離散序列的分析——離散傅里葉變換
6杄3杄1離散傅里葉變換推導
6杄3杄2頻率離散化推導
6杄3杄3DFT的窗效應
6杄4短時傅里葉變換
6杄5離散傅里葉變換的運算量
6杄6離散傅里葉算法的模型實現
6杄6杄1分析復數乘法的實現方法
6杄6杄2分析復數加法的實現方法
6杄6杄3運行設計
第7章快速傅里葉變換的原理與實現
7杄1快速傅里葉變換的發展
7杄2Danielson-Lanczos引理
7杄3按時間抽取的基2 FFT算法
7杄4按頻率抽取的基2 FFT算法
7杄5Cooley-Tuckey算法
7杄6基4和基8的FFT算法
7杄7FFT計算中的字長
7杄8基于MATLAB的FFT分析
7杄9基于模型的FFT設計與實現
7杄10基于IP核的FFT實現
7杄10杄1構建頻譜分析模型
7杄10杄2配置模型參數
7杄10杄3設置仿真參數
7杄10杄4運行和分析仿真結果
7杄11基于C和HLS的FFT建模與實現
7杄11杄1創建新的設計工程
7杄11杄2創建源文件
7杄11杄3設計綜合
7杄11杄4創建仿真測試文件
7杄11杄5運行協同仿真
7杄11杄6添加PIPELINE命令
7杄11杄7添加ARRAY_PARTITION命令
第8章離散余弦變換的原理與實現
8杄1DCT的定義
8杄2DCT-2和DFT的關系
8杄3DCT的應用
8杄4二維DCT
8杄4杄1二維DCT原理
8杄4杄2二維DCT算法描述
8杄5二維DCT的實現
8杄5杄1創建新的設計工程
8杄5杄2創建源文件
8杄5杄3設計綜合
8杄5杄4創建仿真測試文件
8杄5杄5運行協同仿真
8杄5杄6添加PIPELINE命令
8杄5杄7修改PIPELINE命令
8杄5杄8添加PARTITION命令
8杄5杄9添加DATAFLOW命令
8杄5杄10添加INLINE命令
8杄5杄11添加RESHAPE命令
8杄5杄12修改RESHAPE命令
第9章FIR濾波器和IIR濾波器的原理與實現
9杄1模擬濾波器到數字濾波器的轉換
9杄1杄1微分方程近似
9杄1杄2雙線性交換
9杄2數字濾波器的分類和應用
9杄3FIR濾波器的原理和結構
9杄3杄1FIR濾波器的特性
9杄3杄2FIR濾波器的設計規則
9杄4IIR濾波器的原理和結構
9杄4杄1IIR濾波器的原理
9杄4杄2IIR濾波器的模型
9杄4杄3IIR濾波器的Z域分析
9杄4杄4IIR濾波器的性能和穩定性
9杄5DA FIR濾波器的設計
9杄5杄1DA FIR濾波器的設計原理
9杄5杄2移位寄存器模塊設計
9杄5杄3查找表模塊的設計
9杄5杄4查找表加法器模塊的設計
9杄5杄5縮放比例加法器模塊的設計
9杄5杄6DA FIR濾波器完整的設計
9杄6MAC FIR濾波器的設計
9杄6杄112×8乘和累加器模塊的設計
9杄6杄2數據控制邏輯模塊設計
9杄6杄3地址生成器模塊的設計
9杄6杄4完整的MAC FIR濾波器的設計
9杄7FIR Compiler濾波器的設計
9杄7杄1生成FIR濾波器系數
9杄7杄2建模FIR濾波器模型
9杄7杄3仿真FIR濾波器模型
9杄7杄4修改FIR濾波器模型
9杄7杄5仿真修改后FIR濾波器模型
9杄8HLS FIR濾波器的設計
9杄8杄1設計原理
9杄8杄2設計FIR濾波器
9杄8杄3進行仿真和驗證
9杄8杄4設計綜合
9杄8杄5設計優化
9杄8杄6Vivado環境下的仿真
第10章重定時信號流圖的原理與實現
10杄1信號流圖的基本概念
10杄1杄1標準形式FIR信號流圖
10杄1杄2關鍵路徑和延遲
10杄2割集重定時及其規則
10杄2杄1割集重定時概念
10杄2杄2割集重定時規則1
10杄3不同形式的FIR濾波器
10杄3杄1轉置形式的FIR濾波器
10杄3杄2脈動形式的FIR濾波器
10杄3杄3包含流水線乘法器的脈動FIR濾波器
10杄3杄4將FIR濾波器SFG乘法器流水線
10杄4FIR濾波器構建塊
10杄4杄1帶加法器樹的FIR濾波器
10杄4杄2加法器樹的流水線
10杄4杄3對稱FIR濾波器
10杄5標準形式和脈動形式的FIR濾波器的實現
第11章多速率信號處理的原理與實現
11杄1多速率信號處理的一些需求
11杄1杄1信號重構
11杄1杄2數字下變頻
11杄1杄3子帶處理
11杄1杄4提高分辨率
11杄2多速率操作
11杄2杄1采樣率轉換
11杄2杄2多相技術
11杄2杄3高級重采樣技術
11杄3多速率信號處理的典型應用
11杄3杄1分析和合成濾波器
11杄3杄2通信系統的應用
11杄4多相FIR濾波器的原理與實現
11杄4杄1FIR濾波器的分解
11杄4杄2Noble Identity
11杄4杄3多相抽取和插值的實現
11杄4杄4直接和多相插值的比較
11杄4杄5直接抽取和多相抽取的比較
第12章串行和并行-串行FIR濾波器的原理與實現
12杄1串行FIR濾波器的原理與實現
12杄1杄1串行FIR濾波器的原理
12杄1杄2串行FIR濾波器的實現
12杄2并行-串行FIR濾波器的原理與實現
12杄2杄1并行-串行FIR濾波器的原理
12杄2杄2并行-串行FIR濾波器的實現
第13章多通道FIR濾波器的原理與實現
13杄1割集重定時規則2
13杄2割集重定時規則2的應用
13杄2杄1通過SFG共享提高效率
13杄2杄2輸入和輸出多路復用
13杄2杄33通道濾波器的例子
13杄3多通道FIR濾波器的實現
13杄3杄1多通道并行濾波器的實現
13杄3杄2多通道串行濾波器的實現
第14章其他類型數字濾波器的原理與實現
14杄1滑動平均濾波器的原理和結構
14杄1杄1滑動平均濾波器的原理
14杄1杄28權值滑動平均濾波器的結構和特性
14杄1杄39權重滑動平均濾波器的結構和特性
14杄1杄4滑動平均濾波器的轉置結構
14杄2數字微分器和數字積分器的原理和特性
14杄2杄1數字微分器的原理和特性
14杄2杄2數字積分器的原理和特性
14杄3積分梳狀濾波器的原理和特性
14杄4中頻調制信號的產生和解調
14杄4杄1產生中頻調制信號
14杄4杄2解調中頻調制信號
14杄4杄3CIC提取基帶信號
14杄4杄4CIC濾波器的衰減及其修正
14杄5CIC濾波器的實現方法
14杄6CIC濾波器位寬的確定
14杄6杄1CIC抽取濾波器位寬的確定
14杄6杄2CIC插值濾波器位寬的確定
14杄7CIC濾波器的銳化
14杄7杄1SCIC濾波器的特性
14杄7杄2ISOP濾波器的特性
14杄8CIC濾波器的遞歸和非遞歸結構
14杄9CIC濾波器的實現
14杄9杄1單級定點CIC濾波器的設計
14杄9杄2滑動平均濾波器的設計
14杄9杄3多級定點CIC濾波器的設計
14杄9杄4浮點CIC濾波器的設計
14杄9杄5CIC插值濾波器和CIC抽取濾波器的設計
第三篇通信信號處理的理論和FPGA實現方法
第15章數控振蕩器的原理與實現
15杄1數控振蕩器的原理
15杄1杄1NCO的應用背景
15杄1杄2NCO中的關鍵技術
15杄1杄3SFDR的改善
15杄2查找表數控振蕩器的實現
15杄2杄1使用累加器生成一個斜坡函數
15杄2杄2累加器精度的影響分析
15杄2杄3使用查找表生成正弦波
15杄2杄4分析步長對頻率分辨率的影響
15杄2杄5分析頻譜純度
15杄2杄6分析查找表深度和無雜散動態范圍
15杄2杄7分析查找表深度和實現成本
15杄2杄8動態頻率的無雜散動態范圍
15杄2杄9帶有抖動的無雜散動態范圍
15杄2杄10調諧抖動個數
15杄2杄11創建一個抖動信號
15杄3IIR濾波器數控振蕩器的原理與實現
15杄3杄1IIR濾波器數控振蕩器原理
15杄3杄2使用IIR濾波器生成正弦波振蕩器
15杄3杄3IIR振蕩器的頻譜純度分析
15杄3杄432位定點IIR濾波器生成正弦波振蕩器
15杄3杄512位定點IIR濾波器生成正弦波振蕩器
15杄3杄68位定點IIR濾波器生成正弦波振蕩器
15杄4CORDIC數控振蕩器的實現
15杄4杄1象限修正正弦/余弦 CORDIC振蕩器
15杄4杄2鋸齒波驅動正弦/余弦CORDIC振蕩器
第16章通信信號處理的原理與實現
16杄1信號檢測理論
16杄1杄1概率的柱狀圖表示
16杄1杄2概率密度函數
16杄2二進制基帶數據傳輸
16杄2杄1脈沖整形
16杄2杄2基帶傳輸信號接收錯誤
16杄2杄3匹配濾波器的應用
16杄3信號調制技術
16杄3杄1信道與帶寬
16杄3杄2信號調制技術
16杄3杄3數字信號的傳輸
16杄4脈沖整形濾波器的原理與實現
16杄4杄1脈沖整形濾波器的原理
16杄4杄2升采樣脈沖整形濾波器的實現
16杄4杄3多相內插脈沖整形濾波器的實現
16杄4杄4量化和頻譜屏蔽的實現
16杄5發射機的原理與實現
16杄5杄1發射機的原理
16杄5杄2發射機的實現
16杄6脈沖生成和匹配濾波器的實現
16杄6杄1脈沖生成的原理與實現
16杄6杄2匹配濾波器的原理與實現
16杄7接收機的原理與實現
16杄7杄1接收機的原理
16杄7杄2理想信道接收機的實現
16杄7杄3非理想信道接收機的實現
第17章信號同步的原理與實現
17杄1信號的同步問題
17杄2符號定時與定時恢復
17杄2杄1符號定時的原理
17杄2杄2符號定時的恢復
17杄2杄3載波相位的偏移及其控制
17杄2杄4幀同步的原理
17杄2杄5數字下變頻的原理
17杄2杄6BPSK接收信號的同步原理
17杄3數字變頻器的原理與實現
17杄3杄1數字上變頻的原理與實現
17杄3杄2數字下變頻的原理與實現
17杄4鎖相環的原理與實現
17杄4杄1鎖相環的原理
17杄4杄2相位檢測器的實現
17杄4杄3環路濾波器的實現
17杄4杄4相位檢測器和環路濾波器的實現
17杄4杄5Ⅱ型PLL的實現
17杄4杄6Ⅰ型和Ⅱ型PLL性能的比較
17杄4杄7噪聲對Ⅱ型 PLL的影響
17杄5載波同步的實現
17杄5杄1科斯塔斯環的實現
17杄5杄2平方環的實現
17杄6定時同步的實現
17杄6杄1匹配濾波器和最大有效點
17杄6杄2超前滯后門同步器
ⅩⅦ第四篇自適應信號處理的理論和FPGA實現方法
第18章遞歸結構信號流圖的重定時
18杄1IIR濾波器脈動陣列及重定時
18杄1杄1IIR濾波器的結構變換
18杄1杄2IIR SFG的脈動化
18杄2自適應濾波器的SFG
18杄3LMS算法的硬件實現結構
18杄3杄1基本LMS結構
18杄3杄2串行LMS結構
18杄3杄3重定時SLMS結構
18杄3杄4非規范LMS（NCLMS）結構
18杄3杄5流水線LMS結構
第19章自適應信號處理的原理與實現
19杄1自適應信號處理的發展
19杄2自適應信號處理系統
19杄2杄1通用信號處理系統結構
19杄2杄2FIR濾波器性能參數
19杄2杄3自適應濾波器結構
19杄2杄4通用自適應數字信號處理結構
19杄2杄5自適應信號處理系統模擬接口
19杄2杄6典型自適應數字信號處理結構
19杄3自適應信號處理的應用
19杄3杄1信道識別
19杄3杄2回波對消
19杄3杄3聲學回音消除
19杄3杄4電線交流噪聲抑制
19杄3杄5背景噪聲抑制
19杄3杄6信道均衡
19杄3杄7自適應譜線增強
ⅩⅧ19杄4自適應信號處理算法
19杄4杄1自適應信號處理算法類型
19杄4杄2自適應濾波器結構
19杄4杄3維納-霍普算法
19杄4杄4最小均方算法
19杄4杄5遞歸最小二次方算法
19杄5自適應濾波器的設計
19杄5杄1標準并行自適應LMS濾波器的設計
19杄5杄2非規范并行自適應LMS濾波器的設計
19杄5杄3使用可配置的LMS模塊實現LMS音頻
19杄6自適應信號算法的硬件實現方法
19杄6杄1最小二乘解的計算
19杄6杄2指數RLS算法的實現
19杄6杄3QR-RLS算法的原理與實現
19杄7QR-RLS自適應濾波算法的實現
19杄7杄1QR算法的硬件結構
19杄7杄2QR-RLS的三數組方法
19杄7杄3QR邊界單元的實現
19杄7杄4QR內部單元的實現
19杄7杄5QR數組的實現
第五篇數字圖像處理的理論和FPGA實現方法
第20章數字圖像處理的原理與實現
20杄1數字圖像處理的基本方法
20杄1杄1灰度變換
20杄1杄2直方圖處理
20杄1杄3空間濾波
20杄2System Generator中中值濾波器的實現
20杄2杄1在Vivado HLS內構建中值濾波器
20杄2杄2在System Generator中構建圖像處理系統
20杄3HLS圖像邊緣檢測的實現
20杄3杄1創建新的設計工程
20杄3杄2創建源文件
20杄3杄3設計綜合
20杄3杄4創建仿真測試文件
20杄3杄5進行協同仿真
20杄3杄6添加循環控制命令
20杄3杄7添加DATAFLOW命令
20杄3杄8添加INLINE命令
ⅩⅨ第21章動態視頻拼接的原理與實現
21杄1視頻拼接技術的發展
21杄2圖像拼接理論及關鍵方法
21杄2杄1圖像拼接系統概述
21杄2杄2圖像拼接流程
21杄2杄3圖像的采集和表示
21杄2杄4圖像的配準和融合
21杄2杄5圖像拼接演示
21杄3圖像配準算法的原理與實現
21杄3杄1基于MATLAB的圖像配準系統
21杄3杄2關鍵點配準法
21杄3杄3SIFT圖像配準算法的流程
21杄3杄4構建SIFT圖像尺度空間
21杄3杄5SIFT關鍵點檢測
21杄3杄6SIFT關鍵點描述
21杄3杄7SIFT關鍵點匹配
21杄3杄8模板匹配法
21杄3杄9灰度信息法
21杄3杄10頻域相位相關算法
21杄3杄11具有旋轉變換的圖像配準
21杄4圖像配準方法的對比與評價
21杄4杄1圖像配準方法的對比
21杄4杄2圖像配準方法的評價
21杄4杄3F-SIFT圖像配準方法
21杄5視頻拼接系統的設計
21杄5杄1視頻拼接技術
21杄5杄2視頻拼接方法
21杄6視頻拼接系統的實現
21杄6杄1F-SIFT方法的實現
21杄6杄2視頻拼接系統的實現
21杄7FPGA視頻拼接系統的硬件實現
21杄7杄1系統結構
21杄7杄2系統硬件平臺總體設計
21杄7杄3視頻數據采集模塊
21杄7杄4視頻數據存儲模塊
21杄7杄5視頻顯示接口介紹
21杄7杄6視頻顯示模塊整體設計
21杄8系統硬件平臺的測試
21杄8杄1視頻數據采集模塊的測試
21杄8杄2視頻顯示模塊的測試
21杄9FPGA視頻拼接系統的軟件設計
21杄9杄1系統軟件設計概述
21杄9杄2系統中斷部分設計
21杄9杄3視頻采集模塊軟件設計
21杄9杄4視頻存儲模塊軟件設計
21杄9杄5視頻顯示模塊軟件設計
21杄9杄6系統整體測試
21杄10Vivado HLS圖像拼接系統的原理與實現
21杄10杄1OpenCV和HLS視頻庫
21杄10杄2AXI4流和視頻接口
21杄10杄3OpenCV到RTL代碼轉換的流程
21杄10杄4Vivado HLS實現OpenCV的方法
21杄10杄5Vivado HLS實現圖像拼接 |
| 序： |
|
