信號完整性——深入理解高速數字電路設計 ( 簡體 字) |
| 作者：高曉宇 | 類別：1. -> 電子工程 -> 電子電氣 |
| 譯者： |
| 出版社：清華大學出版社 |  3dWoo書號： 53703
詢問書籍請說出此書號！【有庫存】
NT售價： 445 元 |
| 出版日：11/1/2020 |
| 頁數：368 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787302558286 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：“信號完整性”是伴隨著數字集成電路從“低速”發展到“高速”而出現的一門新興學科，其研究成果應用于高速電路設計相關的廣闊行業領域，例如通信、信息技術、信息安全、半導體集成電路、消費電子、工業電子、汽車電子、國防電子、人工智能等。但凡需要通過電路實現產品和服務功能的地方，都離不開“信號完整性”理論和技術的支撐。
20世紀90年代初，國外開始進行“信號完整性”理論和技術的研究，出版了相關的專業技術論著。我國半導體電子和高速電路技術及應用產業發展水平相比于國際領先水平存在一定差距，對“信號完整性”的認識和研究起步晚于國際同行大約十年。近二十年來，我國電子信息產業發展迅猛，信號完整性和高速電路設計相關領域的從業者隊伍和高校相關專業的學生群體越來越龐大，對信號完整性和高速電路設計技術的研究、討論、學習也呈現出一派繁榮景象。從最初翻譯引進國外信號完整性經典著作，到如今國內行家們的技術專著紛紛出版上市； 從最初僅僅是國內鳳毛麟角的頂尖企業內部設計團隊面臨的生僻問題，到如今網絡、論壇、媒介、公眾平臺上眾多版面和萬千參與者共同關注的熱門議題，信號完整性已成為今天中國電子設計行業的一門“顯學”。
但是，無論是從筆者當初的實際學習體會，還是從與身邊同仁們交流獲得的普遍反饋，信號完整性給人的感受都是“入門不易”。這是一門面向實踐的學問，包含許許多多的設計法則，告訴我們在高速電路設計中“應該怎么做”。掌握這些設計法則通常不是難事，初學者的困惑更多在于其背后的道理。當學習進行到一定程度，就需要從理論層面對信號完整性的現象、問題和成因加以闡釋。這樣的教材當然有，但由于信號完整性背后的理論體系十分龐雜，涵蓋電路理論、電磁場與電磁波和半導體集成電路等眾多基礎學科的知識，實際上對初學者形成的門檻很高。對于希望盡快入門上手的學習者來說，當面對講解過于專業、深奧的學習材料時，往往是望而卻步的。一知半解是很多信號完整性初學者急于擺脫卻又難于擺脫的狀態。
有沒有可能在輕松、毫無難度的語境氛圍中學習信號完整性的基礎理論？這是促使筆者寫作本書的最初動力來源。本著這份初心和曾經作為初學者的感同身受，這本書以盡量淺顯易懂的文字和敘述方式講解信號完整性這門蘊含深厚技術專業理論的課程，希望能為初學者提供一條相對容易的便捷路徑。全書分為12章，覆蓋了筆者認為信號完整性入門學習需要掌握的各個方面的基礎知識。除了知識內容本身外，還有一些認識、理解問題的方式、視角和套路有別于傳統教材的講解方法，這是筆者在這個領域積累多年的體悟，但愿能夠對初學者有所啟發。限于筆者水平，書中難免存在不足、疏漏之處，還望讀者朋友們包涵、指正。
清華大學出版社電子信息教材事業部盛東亮主任為本書編寫成書提供了鼎力支持并提出了諸多寶貴建議，鐘志芳、石欣欣老師逐字逐句審讀了書稿，真誠地感謝他們為本書的付出。
高曉宇
2020年8月 |
內容簡介：本書基于作者近二十年從事“信號完整性”理論研究和工程設計實踐的經驗積累寫作而成，闡述從事高速數字電路設計所必需的“信號完整性”基礎理論和設計知識，包括相關的基本概念、問題成因、理解分析方法、設計應對措施、技術演進歷程等。本書運用盡可能淺近、直白、易懂的語言講解較為深奧、復雜的技術問題。沒有任何復雜、冗長的的數學推導過程，依靠深入淺出的談話式講述文字和形象、直接的圖表來分析問題。 |
目錄：第1章信號完整性的由來
1.1引言
1.2邏輯波形和實際波形
1.3頻率提升帶來的改變
1.4信號完整性問題的本質起因
第2章信號與連接
2.1電路實現的實質內容
2.2連接對信號波形的影響
2.3信號的傳輸過程
第3章傳輸線與阻抗
3.1傳輸線的構成
3.2傳輸線阻抗
第4章反射
4.1反射發生的原理
4.2末端端接
4.3反射導致的波形變化
第5章傳輸線建模與設計
5.1傳輸線模型
5.2電感
5.3傳輸線上的電感
5.4均勻傳輸線
5.550Ω的來歷
5.6阻抗與印制電路板疊層
第6章信號電流
6.1表層信號的回流路徑
6.2內層信號的回流路徑
6.3阻抗與信號電流
6.4信號電流與傳輸線阻抗的主次考量
6.5信號電流的路徑選擇性
6.6信號電流的“變化”本質
第7章分布式系統
7.1分布式系統的內涵
7.2傳輸線的“長短”
7.3源端端接
第8章數字集成電路
8.1外觀和內貌
8.2MOS晶體管
8.3CMOS反相器
8.4I拟V特性曲線
8.5動態特性
8.6從10μm到10nm
第9章仿真與模型
9.1仿真
9.2SPICE模型
9.3IBIS模型的源起
9.4Buffer的含義
9.5IBIS模型詳解——輸出Buffer
9.6IBIS模型詳解——輸入Buffer
9.7IBIS模型詳解——其他Buffer類型
第10章時延與時序
10.1時延對時序的影響
10.2信號的傳輸速度
10.3時鐘的不同供給方式
第11章電源完整性
11.1電源完整性問題一
11.2電源完整性問題二
11.3旁路電容
第12章高速串行接口
12.1技術演進之路
12.2從單端到差分
12.3LVDS收發電路
12.4差分信號的傳輸線阻抗
12.5SerDes
12.6眼圖
12.7損耗
參考文獻 |
| 序： |
