FPGA¼Æ¦r¹Ï¹³ªö¶°»P³B²z¡X¡X±q²z½×ª¾ÃÑ¡B¥é¯uÅçÃÒ¨ìªO¯Å½Õ¸Õªº¹ê¨ÒºëÁ¿ ( ²Åé ¦r) |
§@ªÌ¡G§d«p¯è | Ãþ§O¡G1. -> ¹q¤l¤uµ{ -> FPGA |
ĶªÌ¡G |
¥Xª©ªÀ¡G²MµØ¤j¾Ç¥Xª©ªÀ | 3dWoo®Ñ¸¹¡G 53704 ¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I¡i¯Ê®Ñ¡j NT°â»ù¡G 345 ¤¸ |
¥Xª©¤é¡G11/1/2020 |
¶¼Æ¡G232 |
¥úºÐ¼Æ¡G0 |
|
¯¸ªø±ÀÂË¡G  |
¦L¨ê¡G¶Â¥Õ¦L¨ê | »y¨t¡G ( ²Åé ª© ) |
|
¥[¤JÁʪ«¨® ¢x¥[¨ì§Úªº³Ì·R (½Ð¥ýµn¤J·|û) |
ISBN¡G9787302561682 |
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç |
(²Åé®Ñ¤W©Òz¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, YŪªÌ»Ýn½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ) |
§@ªÌ§Ç¡G |
ĶªÌ§Ç¡G |
«e¨¥¡G§@¬°ªñ¦~¨Óª£±o¤õ¼öªº¤H¤u´¼¯àªº¤@Ó«n¤À¤ä¡X¡X¾÷¾¹µøÄ±¡A¨ä¹ê¦b§ó¦¤@¨Ç®ÉÔ´N¤w¬°¤H̩Ҽôª¾¡A¦}¦b¦UÓÀ³¥Î»â°ì¹ñÅSÀY¨¤¡C¾÷¾¹µøÄ±Â²³æªº©w¸q´N¬O¡A¥Î¾÷¾¹³]³Æ¥N´À¤H²´¹ê²{¹Ï¹³ªº®·Àò¡BÃѧO©M«H®§¿z¿ï¡A¥H°µ¥X¥¿½Tªº´ú¶q©Î§PÂ_¡C¦b¤@¨Ç°ª¦MÀI©Êªº¤u·~²{³õ¡A±`¥Î¾÷¾¹µøÄ±³]³Æ´À¥N¤H¤u¡F ¦¹¥~¡A¤@¨Ç¤j§å¶q«´_©ÊªºÀË´ú¥Í²£¤¤¡A¤]±`¨Ï¥Î¾÷¾¹µøÄ±³]³Æ´À¥N¤H¤u¡A¥H´£°ª¥Í²£®Ä²v©M¦Û°Ê¤Æµ{«×¡C
§@¬°¾÷¾¹µøÄ±³Ì°ò¥»ªº¡§ì§÷®Æ¡¨¡X¡X¹Ï¹³¡AµLºÃ¬O¾ãÓ¾÷¾¹µøÄ±³B²zªº®Ö¤ß¡C¦ÓÀHµÛ¹Ï¹³ªº¤À¿ë²v¡B´V²v¬Æ¦Ü³B²zºâªkªº´_Âø©Êªº¤£Â_´£¤É¡A¤Ñ¥Í¨ã³Æ¦}¦æ©Ê¡B¥i½sµ{©Ê©M°ª«×¶°¦¨©ÊªºFPGA¾¹¥ó¡A±q¹Ï¹³ªºªö¶°¡B¶Ç¿é¨ì³B²z¡A³£¶V¨Ó¶V¦h¦a§êºtµÛ«nªº¨¤¦â¡C
°ò¤_FPGAªº¹Ï¹³³B²zÀ³¥Î¡AÁöµM¤w¸g¦bµ´¤j¦h¼Æªº°ª¤À¿ë²v¡B°ª´V²vªº¾÷¾¹µøÄ±²£«~¤¤´¶¤Î¡A¦ý¤´µMÂA¦³³o¤è±ªº¹Ï®Ñ¥i¨Ñ¾Ç²ß°Ñ¦Ò¡C¦Ó¦b¹Ï¹³³B²z»â°ì¡A¨ä¹ê¤]¤w¸g¦³«D±`¦¨¼ôªº²z½×©MÀ³¥Î¡A¥«±¤Wªº¹Ï®Ñ¤]¤ñ¤ñ¬Ò¬O¡A¦ý§Ų̵́M«ÜÃø§ä¨ì¯à©MFPGA¸I¼²¥X¡§¤õªá¡¨ªº¦n§@«~¡C
°ò¤_¦¹¡A§@ªÌµ²¦X¦h¦~¦bFPGA©MªO¯Å¹q¸ô³]p¤è±ªº¿n²Ö¡A·f«Ø¥X¤F¤@Ó¥i¥H¹ê²{¹Ï¹³ªö¶°¡B«e³B²z¡B¶Ç¿é©M¦Z³B²zªºFPGA¥»O¡]¶}µoªOÁʶRÃì±µ¨£°t®M¸ê®Æ¡^¡A¦}¥B¶q¨©w¨î¤F¤@¨t¦Cªº°ò¦¤uµ{¹ê¨Ò¡A·N¦bÀ°§U³oÓ»â°ìªº¤@¨Ç¤JªùªÌ¡C®Ñ¤¤¨CÓ¤uµ{¹ê¨Ò³£¬Oº¡º¡ªº¡§¤z³f¡¨¡A±q°ò¦ªº²z½×ª¾ÃÑÂI¡A¦A¨ì³]pªº¬[ºc¡B¨ãÅé¹ê²{¡BnÂI»¡©ú¡B¥é¯uÅçÃÒ¡]µ²¦XMATLAB©MFPGA¡^©MªO¯Å½Õ¸Õ¡C¬Û«H§Q¥Î¥»®Ñ¡A¥[¤W§ÚÌ´£¨Ñªº¤uµ{·½½X©Mµw¥ó¡A·s¤âªº§A¤]¥i¥H«Ü§Öºc«Ø¥X¦Û¤vªº¹Ï¹³¶}µo¥»O¡AªA°È¤_¶µ¥Ø©M²£«~¡C
¬°¤F«K¤_ŪªÌ¾Ç²ß¡A¥»®Ñ´£¨Ñ¤FÂ×´Iªº°t®M¸ê·½¡G ’õ ¤uµ{¤å¥ó¡A½Ð±½´y¦¹³B¤Gºû½X¤U¸ü¡C ’õ µøÀW±Ðµ{¡AÆ[¬Ý¤è¦¡¨£°t®M¸ê·½¤¤ªº¸Ô²Ó»¡©ú¡C
§d«p¯è¡eºô¦W¡G ¯SÅv¦P¾Ç¡f 2020¦~7¤ë¤_¤W®ü |
¤º®e²¤¶¡G¡mFPGA¼Æ¦r¹Ï¹³ªö¶°»P³B²z¡n±q¹Ï¹³ªö¶°¡]¥]¬A¦Ç«×¹Ï¹³©M±m¦â¹Ï¹³¡^¡B¹Ï¹³«e³B²z¡]¥]¬A¦â±m¯x°}Âoªi¡B¦÷°¨®Õ¥¿¡B¥Õ¥¿Å¡B¦â±mªÅ¶¡Âà´«¡BÃaÂI®Õ¥¿©Mª½¤è¹Ï²Îp¡^¡BUVC¹Ï¹³¶Ç¿é©M¹Ï¹³¦Z³B²z¡]¥]¬A¹Ï¹³¥·Æ¡B¾U¤Æ¡BÃä½t´£¨ú¡Bª½¤è¹Ï§¡¿Å¡BFFTÂoªi©MFIRÂoªi¡^µ¥¤è±²`¤J²L¥X¦a¤¶²Ð¼Æ¦r¹Ï¹³¬ÛÃöªº²z½×ª¾ÃÑ¥H¤ÎFPGAªº³]p¹ê²{¡B¥é¯uÅçÃÒ©MªO¯Å½Õ¸Õ¡C ¡mFPGA¼Æ¦r¹Ï¹³ªö¶°»P³B²z¡n´£¨Ñªº20Ó¤uµ{¹ê¨Ò¡A°ò¤_Xilinx¤½¥qªºArtix-7 FPGA¾¹¥ó¡CŪªÌ«ö·Ó¥»®Ñ²Ä2³¹·f«Øªº¶}µoÀô¹Ò¡A¥i¹ê²{³o¨Ç¤uµ{¹ê¨Òªº¥é¯uÅçÃҩΪO¯Å½Õ¸Õ¡C ¡mFPGA¼Æ¦r¹Ï¹³ªö¶°»P³B²z¡n¾A¦X§@¬°±q¨ÆFPGA¶}µoªº¤uµ{®v©Î¬ã¨s¤Hû¶i¦æ¹Ï¹³³B²z¬ÛÃö¶µ¥Ø¶}µoªº°Ñ¦Ò®Ñ¡A¤]¥i§@¬°°ªµ¥°|®Õ¬ÛÃö±M·~FPGA½Òµ{ªº±Ð§÷¡C |
¥Ø¿ý¡G²Ä1³¹¼Æ¦r¹Ï¹³³B²z·§z 1.1¼Æ¦r¹Ï¹³°ò¦ 1.2¼Æ¦r¹Ï¹³ªö¶° 1.3¼Æ¦r¹Ï¹³«e³B²z 1.4¼Æ¦r¹Ï¹³¦Z³B²z ²Ä2³¹¶}µo¥»O·f«Ø 2.1Vivado³n¥ó¦w¸Ë»¡©ú 2.1.1Vivadoª©¥»»¡©ú 2.1.2Xilinx©xºô½ã¸¹ª`¥U 2.1.3Vivado³n¥ó¤U¸ü»P¦w¸Ë 2.2Notepad++¦w¸Ë»P³]¸m 2.2.1¤å¥»½s¿è¾¹Notepad++¦w¸Ë 2.2.2Vivado¤¤¨Ï¥ÎNotepad++ªºÃöÁp³]¸m 2.3USB3.0±±¨î¾¹FX3ªºSDK¦w¸Ë 2.4USB3.0±±¨î¾¹FX3ªºÅX°Êµ{§Ç¦w¸Ë 2.4.1PC»P¶}µoªOªºUSB3.0³s±µ 2.4.2PC»PUSB³s±µ 2.4.3ÅX°Êµ{§Çªº¦w¸Ë 2.5µw¥ó¥»O¤¶²Ð 2.5.1STARFPGA¶}µo®M¥ó 2.5.2AT7FPGA¶}µo®M¥ó ²Ä3³¹AXIÁ`½u¨óij¤¶²Ð 3.1AXI¨óij²¤¶ 3.1.1AXIª©¥»¤¶²Ð 3.1.2°ò¥»µ²ºc 3.1.3°ò¥»¶Ç¿é 3.2«H¸¹´yz 3.3´¤¤â¹Lµ{
²Ä4³¹FPGA¹Ï¹³ªö¶° 4.1CMOS¹Ï¹³¶Ç·P¾¹¤¶²Ð 4.1.1CCD»PCMOS¶Ç·P¾¹Â²¤¶ 4.1.2CMOS¶Ç·P¾¹¤u§@ì²z 4.2¦Ç«×¹Ï¹³ªö¶°Åã¥Ü 4.2.1FPGA¥\¯à·§z 4.2.2FPGA³]p»¡©ú 4.2.3¸Ë°t»¡©ú 4.2.4FPGAªO¯Å½Õ¸Õ 4.3±m¦â¹Ï¹³ªö¶°Åã¥Ü 4.3.1FPGA¥\¯à·§z 4.3.2FPGA³]p»¡©ú 4.3.3¸Ë°t»¡©ú 4.3.4FPGAªO¯Å½Õ¸Õ ²Ä5³¹FPGA¹Ï¹³«e³B²z 5.1¦â±mÂoªi¯x°}IP®Öªº¥é¯u 5.1.1¦â±mÂoªi¯x°}¤¶²Ð 5.1.2°ò¤_MATLABªºCFA³B²z 5.1.3DemosaicIP°t¸m»P±µ¤f»¡©ú 5.1.4FPGA´ú¸Õ¸}¥»¸ÑªR 5.1.5FPGA¥é¯u»¡©ú 5.2¦â±mÂoªi¯x°}ªºFPGA¹ê²{ 5.2.1FPGA¥\¯à·§z 5.2.2FPGA³]p»¡©ú 5.2.3FPGAªO¯Å½Õ¸Õ 5.3¦÷°¨®Õ¥¿ªºFPGA¹ê²{ 5.3.1¦÷°¨(Gamma)¤¶²Ð 5.3.2MATLAB¥Í¦¨Gamma®Õ¥¿ªºLUT 5.3.3FPGA¥\¯à·§z 5.3.4FPGA³]p»¡©ú 5.3.5FPGAªO¯Å½Õ¸Õ 5.4¥Õ¥¿Å®Õ¥¿ªºFPGA¹ê²{ 5.4.1¥Õ¥¿Å¤¶²Ð 5.4.2FPGA¥\¯à·§z 5.4.3FPGA³]p»¡©ú 5.4.4FPGAªO¯Å½Õ¸Õ 5.5¦â±mªÅ¶¡Âà´«»P¹Ï¹³¼W±jIP®Öªº¥é¯u 5.5.1¹Ï¹³¼W±jIP²¤¶ 5.5.2IP²K¥[»P°t¸m 5.5.3¨ó¦P¥é¯uªºMATLAB¸}¥»»¡©ú 5.5.4FPGA¥é¯u»¡©ú 5.6¦â±mªÅ¶¡Âà´«ªºFPGA¹ê²{ 5.6.1¥\¯à·§z 5.6.2RGB»PYUV¤¶²Ð 5.6.3FPGA³]p»¡©ú 5.6.4FPGAªO¯Å½Õ¸Õ 5.7ÃaÂI®Õ¥¿ªºFPGA¹ê²{ 5.7.1FPGA¥\¯à·§z 5.7.2FPGA³]p»¡©ú 5.7.3FPGAªO¯Å½Õ¸Õ 5.8¹Ï¹³ª½¤è¹Ï²Îp»P¹ê®ÉÅã¥ÜªºFPGA¹ê²{ 5.8.1FPGA¨t²Î·§z 5.8.2FPGA³]p»¡©ú 5.8.3MATLAB»PFPGA¨ó¦P¥é¯u»¡©ú 5.8.4FPGAªO¯Å½Õ¸Õ ²Ä6³¹FPGA+USB3.0ªº¹Ï¹³UVC¶Ç¿é 6.1¦Ç«×¹Ï¹³ªö¶°»PUVC¶Ç¿é 6.1.1¨t²Î¥\¯à·§z 6.1.2FPGA³]p»¡©ú 6.1.3FX3©T¥ó 6.1.4PCºÝUVC³n¥ó 6.1.5¸Ë°t»¡©ú 6.1.6ªO¯Å½Õ¸Õ»¡©ú 6.2±m¦â¹Ï¹³ªö¶°»PUVC¶Ç¿é 6.2.1¨t²Î¥\¯à·§z 6.2.2FPGA³]p»¡©ú 6.2.3FX3©T¥ó 6.2.4PCºÝUVC³n¥ó 6.2.5¸Ë°t»¡©ú 6.2.6ªO¯Å½Õ¸Õ»¡©ú ²Ä7³¹FPGA¹Ï¹³¦Z³B²z 7.1¹Ï¹³¥·Æ³B²zªºFPGA¹ê²{ 7.1.1¨t²Î·§z 7.1.2¹Ï¹³¥·Æ»PÂoªi 7.1.31/16ªº¥[Åv§¡ÈÂoªiªºMATLAB¹ê²{ 7.1.4FPGA¥é¯u»¡©ú 7.1.5FPGA³]p»¡©ú 7.1.6ªO¯Å½Õ¸Õ 7.2¹Ï¹³©Ô´¶©Ô´µ¾U¤Æ³B²zªºFPGA¹ê²{ 7.2.1¨t²Î·§z 7.2.2¹Ï¹³©Ô´¶©Ô´µ¾U¤Æ 7.2.3©Ô´¶©Ô´µ¾U¤Æ³B²zªºMATLAB¹ê²{ 7.2.4FPGA¥é¯u»¡©ú 7.2.5FPGA³]p»¡©ú 7.2.6ªO¯Å½Õ¸Õ 7.3¹Ï¹³©Ô´¶©Ô´µÃä½t´£¨úªºFPGA¹ê²{ 7.3.1¨t²Î·§z 7.3.2¹Ï¹³©Ô´¶©Ô´µÃä½t´£¨ú 7.3.3©Ô´¶©Ô´µÃä½t´£¨úºâ¤lªºMATLAB¹ê²{ 7.3.4FPGA¥é¯u»¡©ú 7.3.5FPGA³]p»¡©ú 7.3.6ªO¯Å½Õ¸Õ 7.4¹Ï¹³ª½¤è¹Ï§¡¿Å³B²zªºFPGA¹ê²{ 7.4.1¨t²Î·§z 7.4.2¹Ï¹³ª½¤è¹Ï§¡¿Å³B²z 7.4.3ª½¤è¹Ï§¡¿Å³B²zªºMATLAB¹ê²{ 7.4.4FPGA¥é¯u»¡©ú 7.4.5FPGA³]p»¡©ú 7.4.6ªO¯Å½Õ¸Õ 7.5FFT»PIFFTIP®Öªº¥é¯u 7.5.1Ãö¤_³Å¨½¸ÅÜ´« 7.5.2MATLAB¤¤³Å¨½¸ÅÜ´«¹ê²{ 7.5.3Vivado¤¤²K¥[°t¸mFFTIP®Ö 7.5.4¨Ï¥ÎFPGAªºIP¶i¦æFFT¹Bºâ 7.5.5¨Ï¥ÎFPGAªºIP¶i¦æIFFT¹Bºâ 7.6¹Ï¹³FFTÂoªi³B²zªºFPGA¹ê²{ 7.6.1¨t²Î·§z 7.6.2°ò¤_MATLABªºFFTÂoªi 7.6.3FPGA¥é¯u 7.6.4FPGA³]p»¡©ú 7.6.5ªO¯Å½Õ¸Õ 7.7FIRÂoªi¾¹IP®Öªº¥é¯u 7.7.1FIRÂoªi¾¹Â²¤¶ 7.7.2FIRIP®Ö°t¸m 7.7.3FIRIP®Ö±µ¤f®É§Ç 7.7.4FIRIP¥é¯u»¡©ú °Ñ¦Ò¤åÄm |
§Ç¡G |