FPGA時序約束與分析 ( 簡體 字) |
| 作者：吳厚航 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：清華大學出版社 |  3dWoo書號： 55519
詢問書籍請說出此書號！【有庫存】
NT售價： 345 元 |
| 出版日：1/1/2022 |
| 頁數：165 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787302597490 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：基于FPGA的時序約束與分析是FPGA開發設計過程中一項必備的技能，卻一直被很多FPGA學習者甚至FPGA工程師視為難以企及的高級技能。FPGA器件廠商雖然提供了大量的用戶手冊對時序理論和時序工具進行詳細的說明，卻鮮有深入結合具體項目應用的案例。FPGA時序理論本身相對枯燥乏味，這種小眾技能在市面上可供參考的書籍也寥寥無幾。
筆者從事FPGA相關開發工作已十余年，由于產品的特殊性，項目周期都相對較長，而當每次需要使用FPGA時序理論進行約束與分析時，某些技術要點的應用已不復記憶，還要在一堆FPGA器件廠商的時序設計資料中翻閱參考，極為不便且低效。鑒于此，近年來一直希望能抽空系統性地將時序理論重新梳理，并結合實踐整理出一些常見的時序模型，將一些時序約束的計算公式具體化，以方便自己的工作。與此同時，也希望能將書中這些實踐總結歸納出的基本的時序約束與分析方法分享給廣大的FPGA工程師，幫助大家快速掌握這項技能，學以致用，更高效地做出穩定可靠的產品。
本書共9章。第1章是基本的時序約束概述，幫助讀者了解一些時序相關的基本概念； 第2章從時鐘、建立時間和保持時間等概念入手，詳細地闡述時序分析理論中最基本的時序路徑； 第3~9章結合實際的約束語法，對主時鐘約束、虛擬時鐘約束、時鐘特性約束、衍生時鐘約束、I/O接口約束、時序例外約束、多周期約束、虛假路徑約束、最大/最小延時約束等進行詳細的介紹，除基本理論與約束語法的解釋說明外，還提供了豐富的語法使用實例、工具使用實例以及具體的應用實例。
補充資源
娒 后續本書勘誤等資料可掃描下方二維碼查看；
娒 更多內容可關注作者公眾號中的信息。
補充資源
為了能夠將時序理論更通俗易懂地介紹給讀者，特意邀請了多位不同技術背景的朋友們一同參與本書的審校。非常感謝校友姚利華、前同事易勇軍、邱璇老師，他們犧牲了寶貴的業余時間，為本書提出了很多技術細節以及文字語法方面的修改建議，本書的順利出版離不開他們。
最后，要特別感謝為本書作序的Xilinx大中華區教育與創新生態高級經理陸佳華以及聯耀醫療的創始人王貴建，二位能為本書作序，深感榮幸。尤其是我多年的上司王貴建，他對技術的執著認真和深刻見解，以及工作中不斷的推動和激勵，促使我的技術之路能持續上行。
吳厚航
2021年8月于上海 |
內容簡介：《FPGA時序約束與分析》首先介紹時序約束相關的基本概念； 然后從時鐘、建立時間和保持時間等概念入手，詳細地闡述時序分析理論中的基本時序路徑； 隨后結合實際的約束語法，對主時鐘約束、虛擬時鐘約束、時鐘特性約束、衍生時鐘約束、I/O接口約束、多周期約束、虛假路徑約束、**/最小延時約束等進行詳細的介紹，除基本理論與約束語法的解釋說明外，還提供了豐富的語法使用實例、工具使用實例以及工程應用實例。
時序約束與分析是FPGA開發設計必須掌握的高級技能，通過本書基礎理論與工程實例的結合，相信能夠幫助廣大的FPGA學習者快速掌握這項技能并學以致用。
《FPGA時序約束與分析》適合作為從事FPGA開發的工程師或研究人員的參考書籍，也可作為高等院校相關專業FPGA課程的教材。 |
目錄：第1章時序約束概述
1.1什么是時序約束
1.2為什么要做時序約束
1.3時序約束的基本路徑
1.4時序約束的基本流程
1.5時序約束的主要方法
1.5.1使用GUI輸入約束
1.5.2手動輸入約束
1.6約束文件管理
第2章基本的時序路徑
2.1時鐘的基本概念
2.1.1時鐘定義
2.1.2時鐘偏差
2.2建立時間與保持時間
2.3寄存器到寄存器的時序路徑分析
2.3.1數據路徑和時鐘路徑
2.3.2數據到達路徑和數據需求路徑
2.3.3啟動沿、鎖存沿、建立時間關系和保持時間關系
2.3.4寄存器到寄存器路徑分析
2.4引腳到寄存器的時序路徑分析
2.4.1系統同步接口與源同步接口
2.4.2系統同步接口的路徑分析
2.4.3源同步接口的路徑分析
2.5寄存器到引腳的時序路徑分析
2.5.1系統同步接口的路徑分析
2.5.2源同步接口的路徑分析
2.6引腳到引腳的時序路徑分析
第3章主時鐘與虛擬時鐘約束
3.1主時鐘約束
3.1.1主時鐘約束語法
3.1.2識別設計時鐘
3.2主時鐘約束實例
實例3.1：引腳輸入的主時鐘約束
實例3.2：引腳輸入的主時鐘約束
實例3.3：高速傳輸器輸出的主時鐘約束
實例3.4：硬件原語輸出的主時鐘約束
實例3.5：差分信號的主時鐘約束
3.3主時鐘約束分析
實例3.6：使用GUI約束輸入時鐘引腳
實例3.7：ClockingWizardIP主時鐘自動約束
實例3.8：查看主時鐘時序路徑的分析報告
實例3.9：跨時鐘域的時序分析
3.4虛擬時鐘約束
3.5虛擬時鐘約束實例
實例3.10：系統同步接口pin2reg的虛擬時鐘約束
實例3.11：系統同步接口reg2pin的虛擬時鐘約束
3.6時鐘特性約束
3.6.1時鐘抖動與不確定性約束語法
3.6.2時鐘抖動
3.6.3時鐘不確定性
3.7時鐘抖動與不確定性約束實例
實例3.12：使用GUI約束時鐘抖動和不確定時間
實例3.13：時鐘抖動約束分析
實例3.14：時鐘不確定性約束分析
3.8時鐘延時約束語法
3.9時鐘延時約束實例
實例3.15：查看FPGA內部時鐘延時、時鐘偏斜計算
實例3.16：輸入時鐘的延時約束
第4章衍生時鐘約束
4.1衍生時鐘定義
4.1.1自動衍生時鐘約束
4.1.2手動衍生時鐘約束
4.2衍生時鐘約束語法
4.3衍生時鐘約束實例
實例4.1：使用GUI約束衍生時鐘
實例4.2：2分頻的衍生時鐘
實例4.3：4/3倍頻的衍生時鐘
第5章I/O接口約束
5.1輸入接口約束語法
5.2輸入接口約束實例
實例5.1：以主時鐘為同步時鐘的輸入引腳約束
實例5.2：以虛擬時鐘為同步時鐘的輸入引腳約束
實例5.3：指定最大和最小延時值的輸入引腳約束
實例5.4：參考時鐘下降沿的輸入引腳約束
實例5.5：同時指定同步時鐘和參考時鐘的輸入引腳約束
實例5.6：多組參考組合的輸入引腳約束
5.3輸入接口約束分析
實例5.7：圖像傳感器輸入引腳約束
實例5.8：SPI接口的輸入引腳約束
5.4輸出接口約束語法
5.5輸出接口約束實例
實例5.9：以主時鐘為同步時鐘的輸出引腳約束
實例5.10：以虛擬時鐘為同步時鐘的輸出引腳約束
實例5.11：同時指定時鐘上升沿和下降沿的輸出引腳約束
5.6輸出接口約束分析
實例5.12：VGA驅動輸出引腳約束
實例5.13：SPI接口輸出引腳約束
第6章時序例外約束
6.1為何要做時序例外約束
6.2時序例外約束分類
6.3時序約束的推薦順序
第7章多周期約束
7.1多周期約束語法
7.2多周期約束實例
實例7.1：同頻同相時鐘的多周期約束
實例7.2：同頻異相時鐘的多周期約束
實例7.3：慢時鐘域到快時鐘域的多周期約束
實例7.4：快時鐘域到慢時鐘域的多周期約束
7.3多周期約束分析
實例7.5：同頻同相時鐘的多周期約束
實例7.6：快時鐘到慢時鐘的多周期約束
實例7.7：慢時鐘到快時鐘的多周期約束
第8章虛假路徑約束
8.1虛假路徑約束語法
8.2虛假路徑約束實例
實例8.1：虛假路徑約束的基本應用實例
實例8.2：時序分析報告中虛假路徑約束與查看
第9章最大/最小延時約束
9.1最大/最小延時約束語法
9.2最大/最小延時約束實例
實例9.1：跨時鐘路徑的最大/最小延時約束
實例9.2：pin2pin路徑的最大/最小延時約束
參考文獻 |
| 序： |
