-- ·|­û / µù¥U -- ¡@
¡@±b¸¹¡G
¡@±K½X¡G
¡@ | µù¥U | §Ñ°O±K½X
3/26 ·s®Ñ¨ì¡I 3/19 ·s®Ñ¨ì¡I 3/14 ·s®Ñ¨ì¡I 12/12 ·s®Ñ¨ì¡I
ÁʮѬyµ{¡EQ & A¡E¯¸°È¯d¨¥ª©¡E«ÈªA«H½c
¢x 3ds Max¢x Maya¢x Rhino¢x After Effects¢x SketchUp¢x ZBrush¢x Painter¢x Unity¢x
¢x PhotoShop¢x AutoCad¢x MasterCam¢x SolidWorks¢x Creo¢x UG¢x Revit¢x Nuke¢x
¢x C#¢x C¢x C++¢x Java¢x ¹CÀ¸µ{¦¡¢x Linux¢x ´O¤J¦¡¢x PLC¢x FPGA¢x Matlab¢x
¢x Àb«È¢x ¸ê®Æ®w¢x ·j¯Á¤ÞÀº¢x ¼v¹³³B²z¢x Fluent¢x VR+AR¢x ANSYS¢x ²`«×¾Ç²ß¢x
¢x ³æ´¹¤ù¢x AVR¢x OpenGL¢x Arduino¢x Raspberry Pi¢x ¹q¸ô³]­p¢x Cadence¢x Protel¢x
¢x Hadoop¢x Python¢x Stm32¢x Cortex¢x Labview¢x ¤â¾÷µ{¦¡¢x Android¢x iPhone¢x
¥i¬d®Ñ¦W,§@ªÌ,ISBN,3dwoo®Ñ¸¹
¸Ô²Ó®ÑÄy¤ÀÃþ

Xilinx FPGA¶}µo¹ê¥Î±Ðµ{¡]²Ä2ª©¡^

( ²Åé ¦r)
§@ªÌ¡G®}¤åªi¡B¥Ð¯ÐÃþ§O¡G1. -> ¹q¤l¤uµ{ -> FPGA
ĶªÌ¡G
¥Xª©ªÀ¡G²MµØ¤j¾Ç¥Xª©ªÀXilinx FPGA¶}µo¹ê¥Î±Ðµ{¡]²Ä2ª©¡^ 3dWoo®Ñ¸¹¡G 56004
¸ß°Ý®ÑÄy½Ð»¡¥X¦¹®Ñ¸¹¡I

¡i¦³®w¦s¡j
NT°â»ù¡G 345 ¤¸

¥Xª©¤é¡G7/1/2012
­¶¼Æ¡G500
¥úºÐ¼Æ¡G1
¯¸ªø±ÀÂË¡G
¦L¨ê¡G¶Â¥Õ¦L¨ê»y¨t¡G ( ²Åé ª© )
¥[¤JÁʪ«¨® ¢x¥[¨ì§Úªº³Ì·R
(½Ð¥ýµn¤J·|­û)
ISBN¡G9787302286431
§@ªÌ§Ç¡@|¡@ĶªÌ§Ç¡@|¡@«e¨¥¡@|¡@¤º®e²¤¶¡@|¡@¥Ø¿ý¡@|¡@§Ç
(²Åé®Ñ¤W©Ò­z¤§¤U¸ü³sµ²¯Ó®É¶O¥\, ®¤¤£¾A¥Î¦b¥xÆW, ­YŪªÌ»Ý­n½Ð¦Û¦æ¹Á¸Õ, ®¤¤£«OÃÒ)
§@ªÌ§Ç¡G

ĶªÌ§Ç¡G

«e¨¥¡G

ÁÉÆF«ä¡]Xilinx¡^¤½¥q§@¬°¥i½sµ{¾¹¥ó¡]PLD¡^ªº»â¾É¼t°Ó¡A¥e¦³¶W¹L50%ªº¥«³õ¥÷ÃB¡A¬°«È¤á´£¨Ñ¥i½sµ{ÅÞ¿èªä¤ù¡]CPLD¡BFPGA©MPROM¡^¡B³n¥ó³]­p¤u¨ã¡B¤£¦Pµ¥¯Åªºª¾ÃѲ£Åv®Ö¡]IP Core¡^¥H¤Î¨t²Î¯Åªº§¹¾ã¸Ñ¨M¤è®×¡C
ÀHµÛ¤uÃÀ©M³]­p¤ô¥­ªº¤£Â_´£°ª¡AFPGA¦b¼Æ¦r¨t²Î¤¤©Ò§êºtªº¨¤¦â¤]±qÅ޿车¦XªÌ´£¤É¨ì³B²z®Ö¤ß¡C±q2006¦~°_¡AÁÉÆF«ä¤½¥qªºFPGA´N²[»\¤FÅÞ¿èÀ³¥Î¡B¼Æ¦r«H¸¹³B²z¥H¤Î´O¤J¦¡¤T¤jÀ³¥Î»â°ì¡C¨ì¥Ø«e¬°¤î¡AÁÉÆF«ä¤w¦¨¬°§¹¾ãªº¸Ñ¨M¤è®×´£¨ÑªÌ¡C¨Ò¦p¡A¶q²£ªºSpartan 6¨t¦CFPGAªö¥Î45nm¤uÃÀ¡A¼sªxÀ³¥Î¦b¤¤§C³W¼Ò¨t²Î¤¤¡A¦p¾÷¾¹µøı¡B¾÷³»²°¥H¤Î¼sªxªº¦h´CÅé³B²zµ¥¡F ¶q²£ªºVirtexúQ5/6¨t¦CFPGA¤À§Oªö¥Î65nm¡B40nm¤uÃÀ¡A¥D­n­±¦V°ªºÝÀ³¥Î¡A¦p°ª³t¤¬Ápºôµ¸¡BµL½u³q«H¡B¼e±a±µ¤J¥H¤Î¨T¨®¤u·~µ¥¡C28nmªº7¨t¦CFPGA¡]Artix¡BKintex©MVirtex¤T­Ó§C¡B¤¤¡B°ª¨t¦C¡^¤]¤w³vº¥¶q²£¡A¶i¤@¨B´£¤ÉFPGA¨t²Î³]­p¯à¤O¡C¦¹¥~¡AZynqúQ7000¥iÂX®i³B²z¥­»O¡]EPP¡^±NARM CortexúQA9 Âù®Ö³B²z¾¹¨t²Î»P¥i½sµ{ÅÞ¿èºò±K¶°¦¨¦b¤@°_¡A¬°·~¬É±a¨Ó­²©R©Êªº³Ð·s¸Ñ¨M¤è®×¡C
°ò¤_ÁÉÆF«ä¤½¥qªº»â¥ý§Þ³N¡A§ó¦hªº¤uµ{®v©M¬ã¨s¤H­û¤w¥[¤J¨ìÁÉÆF«äFPGAªº¶}µo¶¤¥î¤¤¡C¦b¹L¥h¥|¦~¤¤¡AÁÉÆF«ä¤½¥q³q¹L¤j¾Ç©M¶}·½ªÀ°ÏOpenHard¡A¶}®i¤F¤T©¡¶}·½µw¥ó³Ð·s¤jÁÉ¥H¤Î¦h­Óºôµ¸¬ã°Q·|¡A¦ý¤Á¤JÂI³£¤ñ¸û¹s´²¡A¤£¯à§Î¦¨¨t²Î¤Æª¾ÃÑÅé¨t¡C¡mXilinx FPGA¶}µo¹ê¥Î±Ðµ{¡n²Ä¤@ª©¤_2008¦~¥Xª©¡AÀ±¸É¤F¤W­z¤£¨¬¡AÀ°§U¼s¤j§Þ³N¤H­û¡B¦b®Õªº¬ã¨s¥Í©M°ª¦~¯Å¥»¬ì¥ÍºÉ§Ö´x´¤Xilinx FPGAªº¶}µo¬yµ{¡A³sÄò¦L¨ê4¦¸¡A²`¨üŪªÌÅwªï¡C¥Ñ¤_FPGA§Þ³Nµo®i¨³³t¡A¦]¦¹§@ªÌ§ó·s¤F­ì®Ñ¤º®e¡A¦}¥H³Ì·sªºISE13.xª©¥»©M¶q²£ªº6¨t¦C¾¹¥ó¬°¨Ò¶i¦æ¤¶²Ð¡A§ó¥[²Å¦XFPGAµo®iÁͶաC
¾ãÅé¦Ó¨¥¡A¥»®Ñ¨ã¦³¥H¤U¤T¶µ¯S¦â¡G ­º¥ý¡A±qÅÞ¿è³]­p¡B¼Æ¦r«H¸¹³B²z¡B´O¤J¦¡¨t²Î³]­p©M°ª³t³s±µ¥|­Ó¤è­±¨t²Î¦a¤¶²Ð¤FXilinx FPGAªº¶}µo»PÀ³¥Î¡A±ø²z²M´·¡B«ä¸ô©ú½T¡A²Å¦XFPGA¥Ø«e©M¥¼¨Óªºµo®iÁͶաF ¨ä¦¸¡A¸û¬°¸Ô²Ó¦a¤¶²Ð¤FXilinx FPGAªº¶}µo§Þ¥©¡A¿Ä¤J¤F§@ªÌªº¤uµ{¶}µo¸gÅç¡A¹ï¤_ªì¾ÇªÌ©M¤uµ{¶}µo¤H­û¨ÓÁ¿³£¨ã¦³¸û±jªº¥iŪ©Ê¡F ³Ì¦Z¡A·¥¬°¥þ­±¦a¤¶²Ð¤FÁÉÆF«ä¤½¥qªºISE¡BSystem Generator¥H¤ÎEDK¶}µo³n¥ó¡A«D±`¨t²Î©M§¹¾ã¡C
¦]¦¹¡A¹ï¤_¦b®Õ¬ã¨s¥Í¡B°ª¦~¯Å¥»¬ì¥Í¤Î±q¨ÆFPGA¶}µoªº¤uµ{®v¨Ó»¡¡A¥»®Ñ¬O¤@¥»¸û¬°²z·QªºEDA±Ð§÷©M¤uµ{¤u¨ã®Ñ¡A§Ú¾G­«¦a±N¨ä±ÀÂ˵¹¤j®a¡I§Æ±æ³q¹L¥»®Ñªº¥Xª©¡A¨Ï§ó¦hªºÅªªÌ´x´¤ÁÉÆF«äFPGAªº¶}µo§Þ¯à¡A§ó¦n¦a«P¶iFPGA¶}µo§Þ³Nªº´¶¤Î©M±À¼s¡C
ÁÉÆF«ä¡]Xilinx¡^¤½¥q¤¤°ê°Ï¤j¾Ç­p¹º¸g²zÁ³ͦ~³Õ¤h2012¦~6¤ë

2008¦~10¤ë¡A§@ªÌ¦³©¯²âÅ¥¤FXilinx¤½¥q¥þ²yCTO Ivo Bolsens¥ý¥Í¦b²MµØ¤j¾Ç©Ò§@ªºÃD¬°¡§FPGA¡GThe future platform for transforming, transporting and computing¡¨ªººtÁ¿¡A·PIJ»á²`¡CIvo Bolsens¥ý¥Í«ü¥X¤FFPGAªº¤T¤jÀ³¥Î»â°ì¡G¼Æ¦r³B²z¤¤ªº«H¸¹ÅÜ´«¡B°ª³t¥æ´«¤¤ªº¼Æ¾Ú¦¬µo¥H¤Î¨D¸Ñ¤¤ªº´_Âø­pºâ¡C§@ªÌ±aµÛ·P´n°ò¤_·í®ÉªºISE 9.1³n¥óª©¥»¡A½s¼g¤F¡mXilinx FPGA¶}µo¹ê¥Î±Ðµ{¡n¤@®Ñ¡A¨ü¨ìŪªÌ«C·ý¡A¦h¦¸­«¦L¡C¸g¹L3¦~¦hªºµo®i¡AXilinx¤½¥qªº³n¡Bµw¥ó§¡¦³¤j´T¤É¯Å¡AISE³n¥ó¤w¤É¯Å¨ì13.xª©¥»¡AFPGA¤w¸gµo®i¨ì28nmªº¡§7¡¨¨t¦Cªä¤ù¡C¦]¦¹§@ªÌ¦b²Ä1ª©ªº°ò¦¤W¡Aµ²¦XISE³n¥ó©MFPGA¯S©º¡A­«·s¾ã²z¤F­ì½Z¡A§R°£¤F³¡¤À¤¾§E¡B³¯Âªº¤º®e¡A§Î¦¨¤F¦¹¦¸ªº­×­qª©ª©¥»¡C
¦P²Ä1ª©¤@¼Ë¡A­×­qª©ª©¥»¤¤ªº¥þ³¡¤º®e³£¬O§@ªÌ¹ê»Ú¶µ¥Ø¶}µo¸gÅç©MXilinx¤½¥q¦UÃþ¤åÀÉ¡B®ÑÄyªºµ²¦XÅé¡A¥þ³¡«H®§´X¥G³£¥i¥H±qXilinxºô¯¸¥H¤ÎGoogle¤W§ä¨ì²W·½¡A¤£¹L§Ú­Ì¤´µM¦V±z±ÀÂË¥»®Ñ¡A¦]¬°ºôµ¸ªº«H®§¬O¤À´²ªº¡BÂø¶Ãªº¡A¥B¥¿½T©Ê¤£¬O100%ªº¡A¥»®Ñ¦U³¹¤º®eªº¦w±Æ¬O±q¤j¶qªº¹ê½î¤¤Á`µ²¥X¨Óªº¡A´`§Çº¥¶i¡A±ø²z²M·¡¡A¥B³£¸g¹L§@ªÌÅçÃÒ¡A§Ú­Ìªº¥Øªº´N¬O±qIvo Bolsens¥ý¥ÍªºÆ[ÂI¥Xµo¡Aµ²¦X¶µ¥Ø¶}µo¡A±Nºôµ¸¤WºÉ¥i¯à¦hªº¬ÛÃö«H®§¥H¬Û¹ï¸û°ªªº½è¶q²Õ¦X°_¨Ó¡C
¥»®Ñ¾A¦X¹q¤l¡B³q«H¥H¤Î­pºâ¾÷µ¥¬ÛÃö±M·~ªº¬ã¨s¥Í©M°ª¦~¯Å¥»¬ì¥Í¨Ï¥Î¡A¦P®É¤]¾A¦X¤_±q¨ÆXilinx¨t¦CFPGA³]­p©M¶}µoªº¤uµ{®v¡C²@µLºÃ°Ý¡A¥«³õ¤W¤w¸g¦³«Ü¦hÃö¤_FPGA³]­pªº®ÑÄy¡A§Ú­Ì¤]¤£»{¬°¥»®Ñ¬O¨ä¤¤³Ì­«­nªº¤@¥»¡A¦ý§Ú­Ì·NÃѨìFPGA¶}µo¤@©w­nµ²¦Xªä¤ù¯SÂI¥H¤Î´£¨Ñ°Óªº½Ñ¦h«Øij©M¨óij¡A¥u¦³³o¼Ë¤~¯à¯u¥¿´x´¤¨ä¶}µo¤§¹D¡C
¦b²Ä1ª©¤¤¡A¥Ñ¤_¥¼°t³Æ¥ú½L¡A¯Ê¤Ö¹ê»Úªº¤uµ{©M¹q¤lª©¥»¥N½X¡A¤£§Q¤_§Ö³t¾Ç²ß¡A¼s¤jŪªÌ¦h¦¸µ¹§@ªÌ«ü¥X³o¤@¤£¨¬¡C¦]¦¹¡A¦b­×­qª©¥»¤¤¡A§Ú­Ì±N¥þ®Ñ©Ò¦³¤º®e³£²¾´Ó¦b¤p¥©ªºS6 CARDªO¥d¡]°ò¤_Spartan 6 LX9ªº¶}µoªO¡A©M¨­¥÷ÃÒ¤j¤p¤@¼Ë¡A³q¹LUSB¨Ñ¹q©M½Õ¸Õ¡AµL¶·¤U¸ü½uÆl¡^¤W¡A¦}±N©Ò¦³ªº¤uµ{¤å¥óªþ¦b¥ú½L¤W¡A¬°ÅªªÌ´£¨Ñ³q¥ÎªºÅçÃÒ¥­»O¡CS6 CARDªO¥dªº¸Ô²Ó«H®§¥i°Ñ¦Ò»P«Dºô¬ÛÃö¤¶²Ð¡C
¥þ®Ñ¦U³¹¥Ñ®}¤åªi¡B¥Ð¯Ð¦@¦P§¹¦¨½s¼g¡C¦¹¥~¡A¦b¦¨¤å¹Lµ{¤¤°Ñ¦Ò¤F¸û¦hªº®ÑÄy¡B½×¤å©Mºôµ¸¤åÄm¡A¦b¦¹¦V¼s¤j§@ªÌªí¥Ü²`²`Á·N¡C
FPGA§Þ³N³Õ¤jºë²`¥Bµo®i¨³²r¡A¤£¥i¯à³q¹L¤@¥»®Ñ¶i¦æ¥þ¤è¦ìªº¸Ô²Ó¤¶²Ð¡A§ó¦hÁٻݭnŪªÌ¦Û¤v°Ê¤â¹ê½î¡C¥Ñ¤_§@ªÌ¤ô¥­¦³­­¡AFPGA§Þ³Nµo®i¨³³t¡A®Ñ¤¤Ãø§K¦s¦b¤£§´¤§³B¡A·q½Ð¼s¤jŪªÌ«ü¥¿¡C

§@ªÌ
2012¦~5¤ë
¤º®e²¤¶¡G

¥»®Ñ¨t²Î¦a½×­z¤FXilinx FPGA¶}µo¤èªk¡B¶}µo¤u¨ã¡B¹ê»Ú®×¨Ò¤Î¶}µo§Þ¥©¡A¤º®e²[»\Xilinx¾¹¥ó·§­z¡BVerilog HDL¶}µo°ò¦»P¶i¶¥¡BXilinx FPGA¹q¸ô­ì²z»P¨t²Î³]­p¡B°ò¤_ISE FoundationªºÅÞ¿è³]­p¡B®É§Ç¤ÀªR¡BÅÞ¿è¶}µo±MÃD¡B°ò¤_EDKªº´O¤J¦¡¨t²Î³]­p¡B°ò¤_System GeneratorªºDSP¨t²Î³]­p¡B¼Æ¦r«H¸¹³B²z±MÃD¥H¤ÎSERDES§Þ³N±MÃD¦@10³¹¡C¦U³¹§¡¥H¹ê¾Ô¶}µo¬°¥Øªº¡Aµ²¦X³Ì·sª©¥»ªº³nµw¥ó¯S©º¡AÂл\¤FFPGAªº¦U¥D­nÀ³¥Î»â°ì¡C°t®M¥ú½L¤¤¥]§t¤F®Ñ¤¤©Ò¦³ªº¹ê¨Ò¥N½X¡A«K¤_ŪªÌ§Ö³t°Ê¤â¹ê½î¡C®Ñ¤¤¿Ä¶×¤F§@ªÌ¦h¦~ªº¤uµ{¶}µo¸gÅç¡A§Æ±æ¯à°÷·¥¤OÀ°§UŪªÌ´£°ª¤uµ{¶}µo¯à¤O¡C
¥»®Ñ¾A¦X§@¬°¹q¤l«H®§¤uµ{¡B³q«H¤uµ{¡B¦Û°Ê¤Æ¡B­pºâ¾÷¬ì¾Ç»P§Þ³Nµ¥¬ÛÃö±M·~ªº°ª¦~¯Å¥»¬ì¥Í¤Î¬ã¨s¥Íªº±Ð¾Ç¥Î®Ñ¡A¤]¥i¥H§@¬°±q¨ÆFPGA³]­p¤u§@ªº¤uµ{®vªº°Ñ¦Ò¹Ï®Ñ¡C
¥Ø¿ý¡G

²Ä1³¹Xilinx¾¹¥ó·§­z
1.1¥i½sµ{ÅÞ¿è¾¹¥ó°ò¦
1.1.1¥i½sµ{ÅÞ¿è¾¹¥óªº°ò¥»±¡ªp
1.1.2¥i½sµ{ÅÞ¿è¾¹¥óªºµo®i¾ú¥v
1.1.3PLD¶}µo¤u¨ã
1.1.4¨å«¬FPGA¶}µo¬yµ{
1.2XilinxFPGAªä¤ù
1.2.1FPGAªº¤u§@­ì²z
1.2.2XilinxFPGAªä¤ùµ²ºc
1.2.3³n®Ö¡Bµw®Ö¤Î©T®Ö
1.2.4Xilinx¥D¬yFPGA
1.3Xilinx³n¥ó¤u¨ã
1.3.1ISEFoundation³n¥ó
1.3.2EDK¶}µo¤u¨ã
1.3.3SystemGeneratorDSP¤u¨ã
1.3.4ChipScopePro
1.3.5PlanAhead
1.4¥»®Ñ®×¨ÒÅçÃÒ¥­»O¡X¡XS6CARD¶}µoªO
1.4.1S6CARD¶}µoªOªº²Õ¦¨»P¥\¯à
1.4.2S6CARDªO¥d¤Þ¸}¬ù§ô»¡©ú
¥»³¹¤pµ²

²Ä2³¹VerilogHDL¶}µo°ò¦»P¶i¶¥
2.1VerilogHDL»y¨¥
2.1.1VerilogHDL»y¨¥ªº¾ú¥v
2.1.2VerilogHDLªº¥D­n¥\¯à
2.1.3VerilogHDL©MVHDLªº°Ï§O
2.1.4VerilogHDL³]­p¤èªk
2.2VerilogHDL°ò¥»µ{§Çµ²ºc
2.3VerilogHDL»y¨¥ªº¼Æ¾ÚÃþ«¬©M¹Bºâ²Å
2.3.1¼Ð§Ó²Å
2.3.2¼Æ¾ÚÃþ«¬
2.3.3¼Ò¶ôºÝ¤f
2.3.4±`¶q¶°¦X
2.3.5¹Bºâ²Å©Mªí¹F¦¡
2.4VerilogHDL»y¨¥ªº´y­z»y¥y
2.4.1µ²ºc´y­z§Î¦¡
2.4.2¼Æ¾Ú¬y´y­z§Î¦¡
2.4.3¦æ¬°´y­z§Î¦¡
2.4.4²V¦X³]­p¼Ò¦¡
2.5VerilogHDL«Ø¼Ò»P½Õ¸Õ§Þ¥©
2.5.1Âù¦VºÝ¤fªº¨Ï¥Î©M¥é¯u
2.5.2ªý¶ë½á­È»P«Dªý¶ë½á­È
2.5.3¿é¤J­È¤£½T©wªº²Õ¦XÅÞ¿è¹q¸ô
2.5.4¼Æ¾Ç¹Bºâ¤¤ªºÂX¦ì»PºI¦ì¾Þ§@
2.5.5§Q¥Î¶ôRAM¨Ó¹ê²{¼Æ¾Ú©µ¿ð
2.5.6´ú¸Õ¦V¶qªº¥Í¦¨
2.6VerilogHDL±`¥Îµ{§Ç¥Ü¨Ò
2.6.1¼Æ¦r¹q¸ô¤¤°ò¥»³æ¤¸ªºFPGA¹ê²{
2.6.2°ò¥»®É§Ç³B²z¼Ò¶ô
2.7Xilinx¾¹¥ó­ì»yªº¨Ï¥Î
¥»³¹¤pµ²

²Ä3³¹XilinxFPGA¹q¸ô­ì²z»P¨t²Î³]­p
3.1FPGA°t¸m¹q¸ô
3.1.1XilinxFPGA°t¸m¹q¸ô
3.1.2XilinxFPGA±`¥Îªº°t¸m¤Þ¸}
3.1.3XilinxFPGA°t¸m¹q¸ô¤ÀÃþ
3.2JTAG¹q¸ôªº­ì²z»P³]­p
3.2.1JTAG¹q¸ôªº¤u§@­ì²z
3.2.2XilinxJTAG¤U¸ü½u
3.3FPGAªº±`¥Î°t¸m¹q¸ô
3.3.1¥D¦ê¼Ò¦¡¡X¡X³Ì±`¥ÎªºFPGA°t¸m¼Ò¦¡
3.3.2SPI¦ê¦æFlash°t¸m¼Ò¦¡
3.3.3±q¦ê°t¸m¼Ò¦¡
3.3.4¥D¦r¸`¼e«×¦}¦æ°t¸m¼Ò¦¡
3.3.5JTAG°t¸m¼Ò¦¡
3.3.6SystemACE°t¸m¤è®×
3.4iMPACT³n¥ó¨Ï¥Î
3.4.1iMPACT³n¥ó
3.4.2iMPACT¤¤ªºJTAG°t¸m¾Þ§@
3.4.3iMPACT¤¤ªºXilinxPROM°t¸m¾Þ§@
3.4.4iMPACT¤¤ªºSPIFlash°t¸m¾Þ§@
3.4.5FPGA°t¸m¥¢±Ñªº±`¨£°ÝÃD
3.5±q°t¸mPROM¤¤Åª¨ú¥Î¤á¼Æ¾Ú
3.5.1±qPROM¤¤¤Þ¾É¼Æ¾Ú
3.5.2µw¥ó¹q¸ô³]­p¤èªk
3.5.3³n¥ó¾Þ§@¬yµ{
¥»³¹¤pµ²

²Ä4³¹°ò¤_ISEFoundationªºÅÞ¿è³]­p
4.1ISE®M¥ó
4.1.1ISEªº¯SÂI
4.1.2ISEªº¥\¯à
4.1.3ISEªº¦w¸Ë
4.1.4ISEªº¥Î¤á¬É­±
4.2°ò¤_ISEªº³]­p¿é¤J
4.2.1·s«Ø¤uµ{
4.2.2¥N½X¿é¤J
4.2.3¥N½X¼ÒªOªº¨Ï¥Î
4.2.4XilinxIPCoreªº­ì²z»PÀ³¥Î
4.3ISE°ò¥»¾Þ§@
4.3.1°ò¤_XilinxXSTªººî¦X
4.3.2°ò¤_ISimªº¥é¯u
4.3.3°ò¤_ISEªº¹ê²{
4.3.4°ò¤_¥Ø¼Ð©Mµ¦²¤ªº³]­p¤èªk
4.3.5°ò¤_SmartGuideªº³]­p¤èªk
4.3.6¤ñ¯S¤å¥óªº¥Í¦¨
4.3.7°ò¤_IMPACTªºªä¤ù°t¸m
4.3.8¥\¯Ó¤ÀªR¥H¤ÎXPowerªº¨Ï¥Î
4.4¬ù§ô
4.4.1¬ù§ô¤å¥ó
4.4.2UCF¤å¥óªº»yªk»¡©ú
4.4.3¤Þ¸}©M°Ï°ì¬ù§ô»yªk
4.4.4®É§Ç¬ù§ô»yªk
4.5½Õ¸Õ§Q¾¹¡X¡XChipScopePro
4.5.1ChipScopePro¤u§@­ì²z
4.5.2ChipScopePro¾Þ§@¬yµ{
4.5.3ChipScopePro¶}µo¹ê¨Ò
4.6ISE»P²Ä¤T¤èEDA³n¥ó
4.6.1ModelSim³n¥óªº¨Ï¥Î
4.6.2ModelSim©MISEªºÁp¦X¶}µo¬yµ{
4.6.3MATLAB³n¥óªº¨Ï¥Î
4.6.4ISE»PMATLABªºÁp¦X¨Ï¥Î
4.6.5MATLAB¡BModelSim©MISEÁp¦X¶}µo¹ê¨Ò
¥»³¹¤pµ²

²Ä5³¹®É§Ç¤ÀªR
5.1®É§Ç¤ÀªRªº§@¥Î©M­ì²z
5.1.1®É§Ç¤ÀªRªº§@¥Î
5.1.2ÀRºA®É§Ç¤ÀªR­ì²z
5.1.3®É§Ç¤ÀªRªº°ò¦ª¾ÃÑ
5.2XilinxFPGA¤¤ªº®ÉÄÁ¸ê·½
5.2.1¥þ§½®ÉÄÁ¸ê·½
5.2.2²Ä¤G¥þ§½®ÉÄÁ¸ê·½
5.3ISE®É§Ç¤ÀªR¾¹
5.3.1®É§Ç¤ÀªR¾¹ªº¯SÂI
5.3.2®É§Ç¤ÀªR¾¹ªº¤å¥óÃþ«¬
5.3.3®É§Ç¤ÀªR¾¹ªº½Õ¥Î»P¥Î¤á¬É­±
5.3.4´£°ª®É§Ç©Ê¯àªº¤â¬q
¥»³¹¤pµ²

²Ä6³¹ÅÞ¿è¶}µo±MÃD
6.1VerilogHDL³]­p¶i¶¥
6.1.1­±¦Vµw¥óªºµ{§Ç³]­p«äºû
6.1.2¡§­±¿n¡¨©M¡§³t«×¡¨ªºÂà´«­ì«h
6.1.3¦P¨B¹q¸ôªº³]­p­ì«h
6.2XilinxFPGAªä¤ù©³¼h³æ¤¸ªº¨Ï¥Î
6.2.1Xilinx¥þ§½®ÉÄÁºôµ¸ªº¨Ï¥Î
6.2.2CMT®ÉÄÁºÞ²z¼Ò¶ôªº¨Ï¥Î
6.2.3Xilinx¤º´O¶ô¦sÀx¾¹ªº¨Ï¥Î
6.2.4µw®Ö­¼¥[¾¹ªº¨Ï¥Î
6.3¥N½X­·®æ
6.3.1¥N½X­·®æªº§t¸q
6.3.2¥N½X®Ñ¼g­·®æ
6.3.3³q¥Î³]­p¥N½X­·®æ
6.3.4Xilinx±M¥Î³]­p¥N½X­·®æ
6.4UART±µ¤f¶}µo¹ê¨Ò
6.4.1¦ê¤f±µ¤f»PRSúQ232¨óij
6.4.2¦ê¤f³q«H±±¨î¾¹ªºVerilogHDL¹ê²{
6.4.3RSúQ232³]­pªO¯Å½Õ¸Õ
¥»³¹¤pµ²

²Ä7³¹°ò¤_EDKªº´O¤J¦¡¨t²Î³]­p
7.1¥i°t¸m´O¤J¦¡¨t²Î¡]EDK¡^
7.1.1°ò¤_FPGAªº¥i½sµ{´O¤J¦¡¶}µo¨t²Î
7.1.2Xilinx¤½¥qªº¸Ñ¨M¤è®×
7.2Xilinx´O¤J¦¡¶}µo¨t²Î²Õ¦¨
7.2.1¤ù¤º·L³B²z¾¹³n®ÖMicroBlaze
7.2.2PLBÁ`½u¨t²Îµ²ºc
7.2.3IP®Ö¥H¤Î³]³ÆÅX°Ê
7.3EDK³n¥ó
7.3.1EDK³]­pªº¹ê²{¬yµ{
7.3.2EDKªº¤å¥óºÞ²z¬[ºc
7.4XPS³n¥ó¨å«¬¾Þ§@
7.4.1XPSªº±Ò°Ê
7.4.2§Q¥ÎBSB³Ð«Ø·s¤uµ{
7.4.3XPSªº¥Î¤á¬É­±
7.4.4XPSªº¥Ø¿ýµ²ºc»Pµw¥ó¥­»O
7.4.5¦bXPS¥[¤JIPCore
7.4.6XPS¤uµ{ªººî¦X»P¹ê²{
7.5SDK³n¥ó¨å«¬¾Þ§@
7.5.1SDKªº¥Î¤á¬É­±
7.5.2SDKªº¨å«¬¾Þ§@
7.5.3IP¥~³]ªºAPI¨ç¼Æ¬d¾\©M¨Ï¥Î¤èªk
7.5.4GPIO¥~³]¶}µo¹ê¨Ò
7.5.5¨ä¥L¥~³]¶}µo¹ê¨Ò
¥»³¹¤pµ²

²Ä8³¹°ò¤_SystemGeneratorªºDSP¨t²Î³]­p
8.1SystemGeneratorªº¯SÂI»P¦w¸Ë
8.1.1SystemGeneratorªº¥D­n¯SÂI
8.1.2SystemGeneratorªº¦w¸Ë©M°t¸m
8.2SystemGeneratorªº¨Ï¥Î°ò¦
8.2.1SystemGenerator¶}µo¬yµ{
8.2.2SimulinkªºÀ³¥Î
8.3°ò¤_SystemGeneratorªºDSP¨t²Î³]­p
8.3.1SystemGeneratorªºÀ³¥Î
8.3.2SystemGenerator¤¤ªº«H¸¹Ãþ«¬
8.3.3¦Û°Ê¥N½X¥Í¦¨
8.3.4½sĶMATLAB³]­p¥Í¦¨FPGA¥N½X
8.3.5¤l¨t²Îªº«Ø¥ß»PISE½Õ¥Î
8.4°ò¤_SystemGeneratorªºµw¥ó¨ó¥é¯u
8.4.1µw¥ó¨ó¥é¯u¥­»Oªº¯SÂI»P¥­»O¦w¸Ë
8.4.2µw¥ó¨ó¥é¯uªº°ò¥»¾Þ§@
8.4.3¦@¨É¦sÀx¾¹ªº¾Þ§@
8.5SystemGeneratorªº°ª¯ÅÀ³¥Î
8.5.1¾É¤J¥~³¡ªºHDLµ{§Ç¼Ò¶ô
8.5.2³]­p¦b½u½Õ¸Õ
8.5.3¨t²Î¤¤ªº¦h®ÉÄÁ³]­p
8.5.4FPGA³]­pªº°ª¯Å§Þ¥©
¥»³¹¤pµ²

²Ä9³¹¼Æ¦r«H¸¹³B²z±MÃD
9.1¼Æ¦r«H¸¹
9.1.1¼Æ¦r«H¸¹ªº²£¥Í
9.1.2ªö¼Ë©w²z
9.1.3¼Æ¦r¨t²Îªº¥D­n©Ê¯à«ü¼Ð
9.1.4A/DÂà´«ªº¦rªø®ÄÀ³
9.2±`¥ÎDSPIPCore¤Î¨äÀ³¥Î
9.2.1DDS¼Ò¶ôIPCoreªºÀ³¥Î
9.2.2FFTºâªkIPCoreªºÀ³¥Î
9.2.3CordicºâªkIPCoreªºÀ³¥Î
9.2.4FIRÂoªi¾¹IPCoreªºÀ³¥Î
9.3¦h³t²vÂoªi¾¹ªºFPGA¹ê²{
9.3.1¦h³t²v«H¸¹³B²zªº·N¸q
9.3.2¦h³t²v«H¸¹Âoªi¾¹ªº°ò¥»¾Þ§@
9.3.3CICÂoªi¾¹ªºFPGA¹ê²{
9.3.4HBÂoªi¾¹ªºFPGA¹ê²{
¥»³¹¤pµ²

²Ä10³¹SERDES§Þ³N±MÃD
10.1°ª³t¼Æ¾Ú³s±µ¥\¯à
10.1.1°ª³t¼Æ¾Ú¶Ç¿é
10.1.2Xilinx¤½¥q°ª³t³s±µ¥\¯àªº¸Ñ¨M¤è®×
10.2¹ê²{¦N¤ñ¯S°ª³t¦ê¦æI/Oªº¬ÛÃö§Þ³N
10.2.1¦N¤ñ¯S°ª³t¦ê¦æI/Oªº¯SÂI©MÀ³¥Î
10.2.2¦N¤ñ¯S¦ê¦æI/O¨t²Îªº²Õ¦¨
10.2.3¦N¤ñ¯S¦ê¦æI/Oªº³]­p­nÂI
10.3RocketI/O¦¬µo¾¹­ì²z»P¶}µo
10.3.1RocketI/Oµw®Ö²Õ¦¨»P¤u§@­ì²z
10.3.2GTPµw®Ö²Õ¦¨»P¤u§@­ì²z
10.3.3GTPWizard¶}µo¹ê¨Ò
10.4PCIúQExpressG1ºÝÂI±µ¤f³]­p
10.4.1PCIExpressG1§Þ³N
10.4.2XilinxPCIExpressG1ºÝÂI¼Ò¶ô
10.4.3PCIExpressG1ºÝÂI±µ¤f¹ê¨Ò¸ÑŪ
¥»³¹¤pµ²

°Ñ¦Ò¤åÄm
§Ç¡G