FPGA開發及應用——基于紫光同創Logos系列器件及Verilog HDL（微課視頻版 ( 簡體 字) |
| 作者：龍海軍 馬瑞 | 類別：1. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：清華大學出版社 |  3dWoo書號： 56104
詢問書籍請說出此書號！【有庫存】
NT售價： 445 元 |
| 出版日：10/1/2022 |
| 頁數：338 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787302610373 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：在中國FPGA市場中，早已形成Xilinx（現已被AMD公司收購）和Altera（現已被Intel公司收購）主導的局面，兩者市場占比高達52%和28%，從技術到知識產權等方面，國內企業生產的FPGA廠商都面臨著不小的挑戰。正如一位專業人士表示：“國內企業生產的FPGA目前仍處于起步階段，企業在判斷FPGA器件性能時，重點不在于看FPGA器件有多少LUT（查找表），這種硬件堆砌的模板設計難度并不大，配套的EDA軟件和相應的IP才是選擇FPGA性能的重要參數。如LUT可以達到多少利用率，時鐘網絡能否很好地適配，器件對應的IP是否穩定，兼容性如何，等等，這些方面才是國內企業的FPGA需要提升的重點。”
紫光同創公司的產品擁有獨立自主、完整可控的產業鏈。在通信、工業和消費等領域的FPGA、CPLD芯片實現了量產發貨，并且與多家行業內的知名企業建立了合作關系，包括推出ARM Cortex拟M1軟核解決方案、專業的低成本評估和學習開發板卡套件、針對各垂直領域的IP解決方案等。同時，紫光同創也在積極推動與新興市場，比如人工智能和數據中心加速器等領域的專業方案商的戰略合作，推進大學計劃培育國內企業的FPGA開發生態，擴展與高校的產學研合作模式，與客戶和合作伙伴攜手推動基于國內企業FPGA方案的創新，并逐步得到國內FPGA應用生態的認可。
在挑戰中尋求機遇，在封鎖中突破重圍。國內企業的FPGA想要立足，必須搭建完整的生態系統，其中EDA軟件、豐富的IP庫、材料、設備等缺一不可。只有建設完善的生態系統，才能靈活應對不同的應用場景和市場環境。
本書以紫光同創公司的FPGA為例，全面系統地講述了基于可編程邏輯器件的設計方法。本書講解了大量的典型實例，便于讀者理解和演練。
【本書特色】
（1） 提供大量源代碼，學習效果好。本書分享了大量的程序源代碼并附有詳細的注解，有助于讀者的理解，提高學習效率。這些源代碼可以在配套資源中下載。
視頻講解
（2） 內容全面，由淺入深。本書從FPGA技術的基礎開始講解，如語法、仿真、IP介紹等，然后逐步深入到大量的設計實例，最后深入到Cortex拟M1軟核處理器的高級開發技術及應用。內容由易到難，講解由淺入深，循序漸進。
（3） 實例豐富，源于工程。本書從應用的角度出發，通過大量的工程實例，幫助讀者更好地理解各種概念和開發技術，體驗實際編程，迅速提高開發水平。
【本書內容及結構】
第1~6章為FPGA基礎知識，主要內容包括Pango Design Suite 軟件的基礎知識和使用方法、Verilog語言的基礎知識、使用Verilog語言描述基本邏輯電路的方法、簡單實驗、ModelSim仿真以及國內企業自主IP介紹。
第7~9章為FPGA實例開發，由基礎實驗、進階實驗及綜合實驗組成，主要內容包括串口、HDMI顯示、DDR讀寫、ADC采集、攝像頭采集顯示、數碼相框、千兆以太網通信、光纖通信、簡易邏輯分析儀設計、攝像頭采集傳輸顯示系統設計，設計實例由淺入深，便于讀者學習。
第10章為FPGA軟核應用開發，主要內容包括Cortex拟M1軟核處理器的基礎知識、基于Pango Cortex拟M1軟核的程序設計、基于Keil5的Cortex拟M1應用工程設計以及串口、中斷、I2C、SPI及數據采集等設計實例。
【配套資源】
娒 程序代碼、原理圖、開發軟件及驅動、用戶手冊等，掃描下方二維碼或者到清華大學出版社官方網站本書頁面下載。
資源下載
娒 微課視頻（600分鐘，40集），掃描正文中各章節相應位置的二維碼觀看。
本書能夠順利出版要感謝FPGA廠家紫光同創公司給予的關心和大力支持；感謝徐志武、劉東輝等同志在此書上付出的努力；感謝編輯部同志默默無聞的工作，他們均提出了寶貴的意見和建議，在此表示衷心的感謝！
由于編者水平有限，時間比較倉促，書中難免有錯誤和疏漏之處，懇請讀者指正。
編者
2022年6月于上海 |
內容簡介：《FPGA開發及應用——基于紫光同創Logos系列器件及Verilog HDL（微課視頻版）》以紫光同創公司的FPGA為例，全面系統地講述了基于可編程邏輯器件的設計方法，結合實踐講解了大量的典型實例，便于讀者理解和演練。書中從國內企業生產的EDA工具的使用到FPGA應用設計，再到Cortex-M1軟核處理器的設計與應用，幾乎涉及FPGA開發設計的所有知識，具體內容包括紫光同創FPGA芯片介紹、Pango Design Suite開發工具概述、Verilog語言、基本邏輯電路設計、ModelSim仿真、IP介紹、大量實例講解、Cortex-M1設計開發等。
《FPGA開發及應用——基于紫光同創Logos系列器件及Verilog HDL（微課視頻版）》可作為FPGA開發初學者及工程技術人員的參考用書，也可作為電子信息工程、計算機科學與技術等相關專業本科生、研究生的教材。 |
目錄：第1章FPGA芯片及板卡介紹
1．1FPGA技術發展及基本架構
1．1．1FPGA的發展
1．1．2FPGA內部結構
1．2國內FPGA技術發展情況
1．3紫光同創FPGA芯片介紹
1．3．1Logos系列FPGA概述
1．3．2Logos系列FPGA產品特性
1．3．3Logos系列FPGA資源規模與封裝信息
1．3．4Logos系列FPGA模塊介紹
1．3．5Logos系列FPGA參考資料
1．4ALINXFPGA板卡介紹
第2章PangoDesignSuite開發環境
2．1安裝PangoDesignSuite軟件
2．1．1安裝步驟
2．1．2License關聯
2．2PDS工程
2．2．1創建工程
2．2．2Verilog代碼編寫
2．2．3添加UCE約束
2．2．4生成位流文件
2．3菜單欄介紹
2．4UserConstraintEditor簡介
2．4．1UCE啟動
2．4．2UCE主界面功能
2．4．3TimingConstraints界面
2．4．4Attribute表格界面
2．4．5Device界面
2．5ADS綜合工具簡介
2．5．1ADSFlow概述
2．5．2ADS綜合的基本操作
2．5．3ADS綜合網表分析
2．6PDS軟件中的IP調用
2．6．1啟動IPC
2．6．2主控窗口
2．6．3參數配置窗口
2．7在線分析儀的使用
2．7．1下載電纜
2．7．2Debugger連接
2．7．3FabricDebugger說明
2．8PDS軟件技巧與經驗總結
2．8．1Synthesize參數設置
2．8．2PNR參數設置
2．8．3常見報錯分析與處理方法
第3章VerilogHDL語法
3．1Verilog簡介
3．2數據類型
3．2．1常量
3．2．2變量
3．3運算符
3．3．1算術運算符
3．3．2賦值運算符
3．3．3關系運算符
3．3．4邏輯運算符
3．3．5條件運算符
3．3．6位運算符
3．3．7移位運算符
3．3．8拼接運算符
3．3．9優先級
3．4組合邏輯
3．4．1與門
3．4．2或門
3．4．3非門
3．4．4異或
3．4．5比較器
3．4．6半加器
3．4．7全加器
3．4．8乘法器
3．4．9數據選擇器
3．4．103拟8譯碼器
3．4．11三態門
3．5時序邏輯
3．5．1D觸發器
3．5．2兩級D觸發器
3．5．3帶異步復位D觸發器
3．5．4帶異步復位同步清零D觸發器
3．5．5移位寄存器
3．5．6單口RAM
3．5．7偽雙口RAM
3．5．8真雙口RAM
3．5．9單口ROM
3．5．10有限狀態機
3．6總結
第4章VerilogHDL數字電路設計
4．1基于格雷碼編碼器的設計
4．1．1簡介
4．1．2實驗原理
4．1．3程序代碼
4．1．4驗證結果
4．2異步清零加法器設計
4．2．1簡介
4．2．2實驗原理
4．2．3程序代碼
4．2．4驗證結果
4．3七段數碼管顯示電路的設計
4．3．1簡介
4．3．2實驗原理
4．3．3程序代碼
4．3．4驗證結果
4．4四位并行乘法器的設計
4．4．1簡介
4．4．2實驗原理
4．4．3程序代碼
4．4．4驗證結果
4．5基本觸發器的設計
4．5．1簡介
4．5．2實驗原理
4．5．3程序代碼
4．5．4驗證結果
4．6四位全加器設計
4．6．1簡介
4．6．2實驗原理
4．6．3程序代碼
4．6．4驗證結果
4．7表決器的設計
4．7．1簡介
4．7．2實驗原理
4．7．3程序代碼
4．7．4驗證結果
4．8搶答器的設計
4．8．1簡介
4．8．2實驗原理
4．8．3程序代碼
4．8．4驗證結果
4．9序列檢測器的設計
4．9．1簡介
4．9．2實驗原理
4．9．3程序代碼
4．9．4驗證結果
4．10數字頻率計的設計
4．10．1簡介
4．10．2實驗原理
4．10．3程序代碼
4．10．4驗證結果
4．11數字鐘的設計
4．11．1簡介
4．11．2實驗原理
4．11．3程序代碼
4．11．4驗證結果
第5章Testbench及其仿真
5．1Testbench設計
5．1．1Testbench簡介
5．1．2Testbench的搭建
5．2ModelSim介紹及仿真
5．2．1ModelSim簡介
5．2．2ModelSim仿真
5．3PDS與ModelSim聯合仿真
第6章Logos的常用IP
6．1RAM說明
6．1．1RAM簡介
6．1．2RAMIP介紹
6．1．3RAMI/O框圖
6．1．4RAMI/O引腳說明
6．1．5RAM時序模型
6．1．6RAMIP配置
6．1．7RAMIP例化
6．2ROM說明
6．2．1ROM簡介
6．2．2ROMIP介紹
6．2．3ROMI/O框圖
6．2．4ROMI/O引腳說明
6．2．5ROM時序模型
6．2．6ROMIP配置
6．2．7ROMIP例化
6．3FIFO說明
6．3．1FIFO簡介
6．3．2FIFOIP介紹
6．3．3FIFOI/O框圖
6．3．4FIFOI/O引腳說明
6．3．5FIFO時序模型
6．3．6FIFOIP配置
6．3．7FIFOIP例化
6．4PLL鎖相環
6．4．1PLL簡介
6．4．2PLLIP介紹
6．4．3PLLI/O框圖
6．4．4PLLI/O引腳說明
6．4．5PLLIP配置
6．4．6PLLIP例化
6．5IP的導入與更新
6．6DDRIP介紹
6．6．1DDRIP簡介
6．6．2DDRIP系統框圖
6．6．3DDRI/O框圖
6．6．4DDRI/O引腳說明
6．6．5DDRIP配置
6．6．6DDRIP例化
6．7HSSTIP介紹
6．7．1HSSTIP簡介
6．7．2HSSTI/O接口
第7章基礎實驗
7．1LED流水燈
7．1．1實驗原理
7．1．2程序解讀
7．1．3Flash程序固化
7．2按鍵消抖程序設計
7．2．1簡介
7．2．2實驗原理
7．2．3程序解讀
7．3串口程序設計
7．3．1簡介
7．3．2實驗原理
7．3．3程序解讀
7．4HDMI顯示程序設計
7．4．1簡介
7．4．2實驗原理
7．4．3程序解讀
7．5DDR3存儲程序設計
7．5．1簡介
7．5．2實驗原理
7．5．3程序解讀
第8章進階實驗
8．1攝像頭采集顯示設計
8．1．1簡介
8．1．2實驗原理
8．1．3程序解讀
8．2數碼相框顯示設計
8．2．1簡介
8．2．2實驗原理
8．2．3程序解讀
8．3模數采集設計
8．3．1簡介
8．3．2實驗原理
8．3．3程序解讀
8．4千兆以太網通信設計
8．4．1簡介
8．4．2實驗原理
8．4．3程序解讀
8．5HSST通信設計
8．5．1簡介
8．5．2實驗原理
8．5．3程序解讀
第9章綜合實驗
9．1基于FPGA的邏輯分析儀設計
9．1．1簡介
9．1．2實驗原理
9．1．3程序解讀
9．2攝像頭采集傳輸顯示系統設計
9．2．1簡介
9．2．2實驗原理
9．2．3程序解讀
第10章基于PangoCortex拟M1軟核的程序開發
10．1Cortex拟M1軟核簡介
10．2PangoCortex拟M1軟核設計
10．2．1簡介
10．2．2功能描述
10．2．3接口列表
10．2．4接口時序
10．2．5參考設計
10．2．6參考設計文件目錄
10．2．7參考設計仿真
10．2．8參考設計上板驗證
10．3Cortex拟M1應用工程設計
10．3．1簡介
10．3．2工程模板
10．4HelloWorld
10．4．1簡介
10．4．2實驗原理
10．5LED流水燈實驗
10．5．1簡介
10．5．2實驗原理
10．6用戶中斷實驗
10．6．1簡介
10．6．2實驗原理
10．7SPI接口讀寫實驗
10．7．1簡介
10．7．2實驗原理
10．8串口收發實驗
10．8．1簡介
10．8．2實驗原理
10．9I2C實驗
10．9．1簡介
10．9．2實驗原理
10．10綜合實驗
10．10．1簡介
10．10．2實驗原理
參考文獻
微課視頻清單
視頻名稱時長/min書中位置
1拟書籍內容簡介和開發板硬件介紹5前言
2拟PDS和Modelsim安裝72.1節節首
3拟LED流水燈工程設計242.2節節首
4拟Verilog基礎語法1173.1節節首
5拟Verilog基礎語法2153.3節節首
6拟Verilog基礎語法3253.4節節首
7拟格雷碼編碼器84.1節節首
8拟異步清零加法器94.2節節首
9拟數碼管顯示104.3節節首
10拟乘法器94.4節節首
11拟基本觸發器74.5節節首
12拟四位全加器104.6節節首
13拟表決器74.7節節首
14拟搶答器94.8節節首
15拟序列檢測器94.9節節首
16拟數字頻率計174.10節節首
17拟數字時鐘144.11節節首
18拟RAM介紹196.1節節首
19拟ROM介紹136.2節節首
20拟FIFO介紹176.3節節首
21拟PLL介紹106.4節節首
22拟添加IP116.5節節首
23拟按鍵消抖137.2節節首
24拟串口通信167.3節節首
25拟HDMI顯示287.4節節首
26拟DDR讀寫測試227.5節節首
27拟攝像頭采集顯示188.1節節首
28拟數碼相框顯示358.2節節首
29拟模數采集顯示188.3節節首
30拟千兆以太網通信468.4節節首
31拟邏輯分析儀設計239.1節節首
32拟軟核介紹2310.2節節首
33拟應用工程創建2110.3節節首
續表
視頻名稱時長/min書中位置
34拟HelloWorld810.4節節首
35拟LED流水燈810.5節節首
36拟用戶中斷610.6節節首
37拟SPI讀寫實驗810.7節節首
38拟串口收發實驗810.8節節首
39拟I2C實驗1010.9節節首
40拟綜合實驗1710.10節節首 |
| 序： |
