Altera FPGA/CPLD設計（高級篇） ( 簡體 字) |
| 作者：EDA先鋒工作室/ 吳繼華/ 王誠 | 類別：1. -> 電子工程 -> CPLD
2. -> 電子工程 -> FPGA |
| 譯者： |
| 出版社：人民郵電出版社 |  3dWoo書號： 1244
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：7/1/2005 |
| 頁數：337 |
| 光碟數：2 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
【不接受訂購】 |
| ISBN：7115135002 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：【內容簡介】
本書結合作者多年工作經驗，深入地討論了Altera FPGA/CPLD的設計、優化技巧。在討論FPGA/CPLD設計指導原則的基礎上，介紹了Altera器件的高級應用；引領讀者學習邏輯鎖定設計工具，詳細討論了時序約束與靜態時序分析方法；結合實例討論如何進行設計優化，介紹了Altera的可編程器件的高級設計工具與系統級設計技巧。
本書附帶兩張光碟：光碟1中收錄了Altera Quartus II Web版軟體，讀者可以安裝使用；光碟2中收錄了本書所有實例的完整工程、源代碼、詳細操作步驟和使用說明文件，便於讀者邊學邊練，提高實際應用能力。
本書可作為高等院校通信工程、電子工程、電腦、微電子與半導體等專業的教材，也可作為硬體工程師和IC工程師的實用工具書。 |
目錄：【目錄】
第1章 可編程邏輯設計指導原則 1
1.1 可編程邏輯基本設計原則 1
1.1.1 面積和速度的平衡與互換原則 1
1.1.2 硬體原則 11
1.1.3 系統原則 13
1.1.4 同步設計原則 17
1.2 可編程邏輯常用設計思想與技巧 19
1.2.1 乒乓操作 19
1.2.2 串並轉換 21
1.2.3 流水線操作 22
1.2.4 非同步時鐘域資料同步 23
1.3 Altera推薦的Coding Style 27
1.3.1 Coding Style的含義 27
1.3.2 結構層次化編碼（Hierarchical Coding） 27
1.3.3 模組劃分的技巧（Design Partitioning） 29
1.3.4 組合邏輯的注意事項 30
1.3.5 時鐘設計的注意事項 33
1.3.6 全局非同步重定資源 39
1.3.7 判斷比較語句case和if...else的優先順序 39
1.3.8 使用Pipelining技術優化時序 40
1.3.9 模組複用與Resource Sharing 40
1.3.10 邏輯複製 42
1.3.11 香農擴展運算 44
1.3.12 信號敏感表 46
1.3.13 狀態機設計的一般原則 47
1.3.14 Altera Megafunction資源的使用 49
1.3.15 三態信號的設計 49
1.3.16 加法樹的設計 50
1.4 小結 52
1.5 問題與思考 52
第2章 Altera器件高級特性與應用 53
2.1 時鐘管理 53
2.1.1 時序問題 53
2.1.2 鎖相環應用 60
2.2 片內記憶體 69
2.2.1 RAM的普通用法 69
2.2.2 RAM用做移位寄存器 73
2.2.3 RAM實現固定係數乘法 74
2.3 數位信號處理 75
2.3.1 DSP塊資源 75
2.3.2 工具支援 79
2.3.3 典型應用 79
2.4 片外高速記憶體 80
2.4.1 記憶體簡介 80
2.4.2 ZBT SRAM介面設計 83
2.4.3 DDR SDRAM介面設計 85
2.4.4 QDR SRAM介面設計 99
2.4.5 DDR2、QDR II和RLDRAM II 100
2.4.6 軟體支援和應用實例 100
2.5 高速差分介面和DPA 102
2.5.1 高速差分介面的需求 102
2.5.2 器件的專用資源 102
2.5.3 動態相位調整電路（DPA） 109
2.5.4 軟體支援和應用實例 112
2.6 高速串列收發器 115
2.7 小結 117
2.8 問題與思考 117
第3章 LogicLock設計方法 119
3.1 LogicLock設計方法簡介 119
3.1.1 LogicLock設計方法的目標 120
3.1.2 LogicLock設計流程 122
3.1.3 LogicLock設計方法支援的器件族 122
3.2 LogicLock區域 122
3.2.1 Region的類型與常用屬性值 123
3.2.2 Region的創建方法 124
3.2.3 Region的層次結構 129
3.2.4 指定Region的邏輯內容 130
3.3 LogicLock的約束注意事項 132
3.3.1 約束優先順序 132
3.3.2 規劃LogicLock區域 133
3.3.3 向LogicLock區域中佈置器件特性 133
3.3.4 虛擬引腳（Virtual Pins） 134
3.4 反標注佈線信息 135
3.4.1 導出反標注佈線信息 136
3.4.2 導入反標注佈線信息 138
3.5 LogicLock設計方法支援的Tcl Scripts 138
3.6 Quartus II基於模組化的設計流程 139
3.7 小結 149
3.8 問題與思考 149
第4章 時序約束與時序分析 151
4.1 時序約束與時序分析基礎 151
4.1.1 週期與最高頻率 152
4.1.2 利用Quartus II工具分析設計 154
4.1.3 時鐘建立時間 157
4.1.4 時鐘保持時間 158
4.1.5 時鐘輸出延時 158
4.1.6 引腳到引腳的延遲 159
4.1.7 Slack 159
4.1.8 時鐘偏斜 160
4.1.9 Quartus II 時序分析工具和優化嚮導 160
4.2 設置時序約束的常用方法 161
4.2.1 指定全局時序約束 162
4.2.2 指定個別時鐘約束 166
4.3 高級時序分析 174
4.3.1 時鐘偏斜 174
4.3.2 多時鐘域 176
4.3.3 多週期約束 176
4.3.4 偽路徑 183
4.3.5 修正保持時間違例 185
4.3.6 非同步時鐘域時序分析 186
4.4 最小化時序分析 187
4.5 使用Tcl工具進行高級時序分析 188
4.6 小結 189
4.7 問題與思考 189
第5章 設計優化 191
5.1 解讀設計 191
5.1.1 內部時鐘域 192
5.1.2 多週期路徑和偽路徑 193
5.1.3 I/O介面的時序要求 194
5.1.4 平衡資源的使用 194
5.2 設計優化的基本流程和首次編譯 195
5.2.1 設計優化基本流程 195
5.2.2 首次編譯的約束和設置 196
5.2.3 查看編譯報告 198
5.3 資源利用優化 200
5.3.1 設計代碼優化 201
5.3.2 資源重新分配 201
5.3.3 解決互連資源緊張的問題 203
5.3.4 邏輯綜合面積優化 203
5.3.5 網表面積優化 207
5.3.6 寄存器打包 209
5.3.7 Quartus II中的資源優化顧問 211
5.4 I/O時序優化 211
5.4.1 執行時序驅動的編譯 211
5.4.2 使用IOE中的觸發器 212
5.4.3 可編程輸入輸出延時 215
5.4.4 使用鎖相環對時鐘移相 217
5.4.5 其他I/O時序優化方法 218
5.5 最高時鐘頻率優化 219
5.5.1 設計代碼優化 219
5.5.2 邏輯綜合速度優化 225
5.5.3 佈局佈線器設置 227
5.5.4 網表優化和物理綜合 228
5.5.5 使用LogicLock對局部進行優化 233
5.5.6 位置約束、手動佈局和反標注 234
5.5.7 Quartus II中的時序優化顧問 235
5.6 使用DSE工具優化設計 236
5.6.1 為什麼需要DSE 236
5.6.2 什麼是DSE，如何使用 236
5.7 如何減少編譯時間 238
5.8 設計優化實例 239
5.9 小結 242
5.10 問題與思考 243
第6章 Altera其他高級工具 245
6.1 命令行與Tcl腳本 245
6.1.1 命令行腳本 246
6.1.2 Tcl腳本 250
6.1.3 使用命令行和Tcl腳本 254
6.2 HardCopy流程 255
6.2.1 結構化ASIC 255
6.2.2 HardCopy器件 258
6.2.3 HardCopy設計流程 260
6.3 基於Nios II處理器的嵌入式系統設計 263
6.3.1 Nios II處理器系統 263
6.3.2 Avalon交換結構 266
6.3.3 使用SOPC Builder構建系統硬體 269
6.3.4 Nios II IDE集成開發環境 272
6.3.5 Nios II系統典型應用 278
6.4 DSP Builder工具 281
6.4.1 DSP Builder設計流程 281
6.4.2 與SOPC Builder一起構建系統 284
6.5 小結 285
6.6 問題與思考 285
第7章 FPGA系統級設計技術 287
7.1 信號完整性及常用I/O電平標準 287
7.1.1 信號完整性 287
7.1.2 單端標準 292
7.1.3 差分標準 296
7.1.4 偽差分標準 299
7.1.5 片上終端電阻 299
7.2 電源完整性設計 300
7.2.1 電源完整性 300
7.2.2 同步翻轉雜訊 301
7.2.3 非理想回路 304
7.2.4 低阻抗電源分配系統 307
7.3 功耗分析和熱設計 311
7.3.1 功耗的挑戰 311
7.3.2 FPGA的功耗 311
7.3.3 熱設計 313
7.4 SERDES與高速系統設計 315
7.4.1 SERDES的基本概念 316
7.4.2 Altera Stratix GX和Stratix II中SERDES的基本結構 319
7.4.3 典型高速系統應用框圖舉例 324
7.4.4 高速PCB設計注意事項 329
7.5 小結 331
7.6 問題與思考 331
附錄 配套光碟使用說明 333 |
| 序： |
