 |
-- 會員 / 註冊 --
|
 |
|
|
|
基于Verilog HDL的數字系統設計快速入門 ( 簡體 字) |
| 作者：高敬鵬,武超群 | 類別：1. -> 電子工程 -> Verilog |
| 譯者： |
| 出版社：電子工業出版社 |  3dWoo書號： 44970
詢問書籍請說出此書號！【缺書】
NT售價： 290 元 |
| 出版日：8/1/2016 |
| 頁數：348 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 簡體 版 ) |
| |
加入購物車  │加到我的最愛
(請先登入會員) |
| ISBN：9787121294884 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
前言：當今社會是數字化的社會,數字集成電路得到廣泛應用。作為全球領先的可編程邏輯器件供應商的Altera，不僅創造了復雜可編程邏輯器件(Complex Programmable Logic Device，CPLD)和現場可編程門陣列(Field Programmable Gate Array，FPGA)技術，也一直致力于CPLD與FPGA技術的開發及應用。科技的不斷創新及中國半導體工業的發展，促使我們將可編程邏輯器件的技術應用到越來越多的行業，如航空、航天、汽車、造船、通用機械和電子等領域。科技的運用，將使我們的生活更加精彩。
本書結合Verilog HDL硬件描述語言，以Altera公司的Quartus Ⅱ軟件作為CPLD/FPGA軟件設計工具，詳細介紹了CPLD/FPGA軟/硬件系統的設計方法和開發過程。
本書以Quartus Ⅱ軟件開發環境為背景，介紹CPLD/FPGA產品開發的完整解決方案。本書共11章，分別從FPGA硬件設計、Quartus Ⅱ軟件設計和硬件描述語言設計等三個方面進行闡述，主要內容包括可編程邏輯器件基礎、Quartus Ⅱ基本設計操作、Quartus Ⅱ軟件進階設計、Verilog HDL語言概述、面向綜合的行為描述語句、Verilog HDL語言基礎程序設計、基于QuartusⅡ的ModelSim仿真、面向驗證與仿真的行為描述語句、系統任務、編譯預處理與仿真激勵、外設接口設計和綜合系統設計等，最后通過豐富的工程實例，將CPLD/FPGA開發語言、開發思想與工程實現完美結合。
為了幫助初學者迅速入門，提高對電子系統設計的興趣與愛好，并能在短時間內掌握電子系統設計開發的要點，作者在編寫過程中注重內容的側重，使本書具有以下特點。
由淺入深，循序漸進。本書在內容編排上遵循由淺入深、由易到難的原則，基礎知識與大量實例相結合，邊學邊練。
兼顧原理，注重實用。本書側重于實際應用，精煉理論講解內容。
實例豐富，涉及面廣。本書提供了豐富的FPGA程序設計實例，內容涉及電子系統的各個領域。
本書由高敬鵬、武超群、左偉平編著。其中，第1~5章由哈爾濱工程大學高敬鵬編寫，第7~11章由黑龍江工程學院武超群編寫，第6章由左偉平編寫。另外，參加本書編寫的還有管殿柱、管玥、宋一兵、付本國、趙景偉、趙景波、張洪信、王獻紅、魏代善、談世哲、李文秋和初航。
感謝您選擇了本書，希望我們的努力對您的工作和學習有所幫助，也希望您將對本書的意見和建議告訴我們。 |
內容簡介：本書以Verilog HDL語言為藍本，結合Quartus II軟件，通過豐富的實例，從實驗、實踐、實用的角度，詳細介紹了FPGA在電子系統中的應用。本書共9章，主要內容包括FPGA基礎知識、FPGA硬件電路的設計、Quartus II軟件操作基礎、Verilog HDL語言概述、面向綜合的行為描述語句、ModelSim仿真工具、面向驗證和仿真的行為描述語句、Verilog HDL語言設計進階、外設接口和綜合系統設計，全面詳細的闡述了FPGA的設計方法和開發過程。 |
目錄：第1章可編程邏輯器件基礎
1杄1可編程邏輯器件
1杄2Altera公司的CPLD產品
1杄3Altera公司的典型FPGA產品
1杄4FPGA的工藝結構
1杄5FPGA技術的發展方向
1杄6FPGA芯片的應用
1杄7FPGA的設計流程
1杄8FPGA的設計開發工具
1杄9Quartus Ⅱ軟件簡介
1杄10FPGA硬件最小系統
1杄11FPGA的硬件設計技巧
1杄12FPGA的硬件調試方法
第2章Quartus Ⅱ基本設計操作
2杄1QuartersⅡ基本設計流程
2杄2Quarturs Ⅱ工程創建
2杄3Quartus Ⅱ設計輸入
2杄4Quartus Ⅱ編譯項目
2杄5Quartus Ⅱ設計文件的仿真
2杄6Quartus Ⅱ引腳分配與器件編譯
2杄7Quartus Ⅱ器件編程
2杄8Quartus Ⅱ固化程序到外部存儲器
2杄9Quartus Ⅱ其他操作
第3章Quartus Ⅱ軟件進階設計
3杄1Quartus Ⅱ參數化宏功能模塊及其使用方法
3杄2SignalTap Ⅱ在線邏輯分析儀的使用方法
3杄2杄1SignalTap Ⅱ介紹
3杄2杄2使用SignalTap Ⅱ操作流程
3杄2杄3SignalTap Ⅱ邏輯分析儀的使用
3杄3典型實例：正弦波發生器及SignalTap Ⅱ的使用
第4章Verilog HDL語言概述
4杄1硬件描述語言的概念
4杄2Verilog HDL的產生與發展
4杄3Verilog HDL語言的魅力
4杄3杄1Verilog HDL語言與VHDL語言的比較
4杄3杄2Verilog HDL與C語言的比較
4杄3杄3Verilog HDL的應用
4杄4采用Verilog HDL設計復雜數字電路的優點
4杄5Verilog HDL程序設計模式
4杄6Verilog HDL程序基本結構
4杄6杄1Verilog HDL程序入門
4杄6杄2模塊的框架
4杄6杄3Verilog HDL語言的描述形式
4杄7Verilog HDL語言基本要素
4杄7杄1標志符與注釋
4杄7杄2數字與邏輯數值
4杄7杄3數據類型
4杄7杄4常用運算符
4杄7杄5Verilog HDL語言的賦值
4杄7杄6Verilog HDL語言的關鍵詞
4杄8典型實例：利用Verilog HDL語言在FPGA上實現LED流水燈
第5章面向綜合的行為描述語句
5杄1可綜合模型的設計
5杄2觸發事件控制
5杄3條件語句
5杄4循環語句
5杄5任務與函數
5杄6有限狀態機的設計
5杄7Quartus II圖形化狀態機輸入工具使用
第6章Verilog HDL語言基礎程序設計
6杄1Verilog HDL語言實現組合邏輯電路
6杄2Verilog HDL語言實現時序邏輯電路
6杄3Verilog HDL語言的代碼風格
6杄3杄1Verilog HDL語言的基本原則
6杄3杄2Verilog HDL語言的編寫規范
6杄3杄3Verilog HDL語言的處理技巧
6杄4硬件描述語言設計基礎實例
6杄4杄18-3編碼器
6杄4杄23-8譯碼器
6杄4杄3數據選擇器
6杄4杄4多位數值比較器
6杄4杄5全加器
6杄4杄6D觸發器
6杄4杄7寄存器
6杄4杄8雙向移位寄存器
6杄4杄9四位二進制加/減法計數器
6杄4杄10順序脈沖發生器
6杄4杄11序列信號發生器
第7章ModelSim仿真
7杄1ModelSim仿真工具簡介
7杄2ModelSim的命令與文件
7杄3ModelSim仿真工具安裝與使用
7杄4典型實例：SDRAM讀寫控制的實現與仿真
第8章面向驗證與仿真的行為描述語句
8杄1驗證與仿真簡介
8杄2仿真程序執行原理
8杄3延時控制語句
8杄4常用的行為仿真描述語句
8杄5典型實例：全加器的驗證與仿真
第9章系統任務、編譯預處理與仿真激勵
9杄1系統任務
9杄2編譯預處理
9杄3產生仿真激勵
第10章外設接口設計
10杄1數碼管顯示接口實驗
10杄2LCD液晶顯示接口實驗
10杄3VGA顯示接口實驗
10杄4RS-232C串行通信接口實驗
第11章綜合系統設計
11杄1實時溫度采集系統
11杄2實時紅外采集系統
11杄3實時鍵盤采集系統 |
| 序： |
|
