 |
-- 會員 / 註冊 --
|
 |
|
|
|
數位邏輯設計 使用Verilog HDL(第六版)(精裝本) ( 繁體 字) |
| 作者：林銘波 | 類別：1. -> 電子工程 -> Verilog |
| 譯者： |
| 出版社：全華圖書 |  3dWoo書號： 47570
詢問書籍請說出此書號！【缺書】
【不接受訂購】 |
| 出版日：8/14/2017 |
| 頁數：728 |
| 光碟數：0 |
|
站長推薦：   |
| 印刷：黑白印刷 | 語系： ( 繁體 版 ) |
| |
【不接受訂購】 | | ISBN：9789864635948 |
| 作者序 | 譯者序 | 前言 | 內容簡介 | 目錄 | 序 |
| (簡體書上所述之下載連結耗時費功, 恕不適用在台灣, 若讀者需要請自行嘗試, 恕不保證) |
| 作者序： |
| 譯者序： |
| 前言： |
內容簡介：■ 本書特色
1.由淺入深完整的介紹數位邏輯的原理，並且以豐富的說明例，闡述每一個基本原理與觀念。
2.詳細介紹各種組合邏輯電路模組的設計原理，這些模組包括：解碼器、編碼器、多工器、解多工器、…、算術運算電路等。
3.詳細介紹各種循序邏輯電路模組的設計原理，這些模組包括：計數器、暫存器、移位暫存器、序列產生器、…等。
4.詳細介紹PLD元件(ROM、PLA、PAL)的結構、特性、應用電路設計。
5.使用Verilog HDL程式實例介紹CPLD/FPGA元件的應用系統設計。
6.專章提供了20個數位邏輯電路的基本與應用實驗予讀者練習及驗證理論與實務的一致性。
7.每一小節皆提供豐富的複習問題，幫助讀者自我評量對該小節內容了解的程度，並且提供教師當作隨堂測驗的參考題目。
■ 內容簡介
本書由淺入深，完整地介紹數位邏輯的原理，並且以豐富的實例 ，闡述每一個原理與觀念，詳細介紹各種組合、序向邏輯電路模組設計原理，以及PLD元件的結構、特性、應用電路設計。使用VerilogHDL程式，介紹CPLD/FPGA元件的ASIC應用設計，並提供了20個數位邏輯電路實驗，讓讀者練習及驗證。
|
目錄：第0章 簡介� �1
0.1 類比與數位系統 2
0.1.1 類比與數位信號 2
0.1.2 類比與數位信號轉換4
0.2 數位邏輯設計與實現 6
0.2.1 數位邏輯設計6
0.2.2 數位系統實現 8
0.2.3 脈波信號與邏輯位準12
0.3 數位系統設計 14
0.3.1 行為與結構 14
0.3.2 組合邏輯與循序邏輯16
0.3.3 設計階層17
0.3.4 結構分析與設計 18
0.4 積體電路 19
0.4.1 積體電路簡介19
0.4.2 CAD23
0.5參考資料 24
第1章 數目系統與數碼25
1.1 數目基底與補數 26
1.1.1 數目的基底 26
1.1.2 數目基底的轉換 28
1.1.3 補數的取法 30
1.1.4 補數的簡單應用---減法 32
1.2 未帶號數目系統 34
1.2.1 二進制數目系統 34
1.2.2 八進制數目系統 38
1.2.3 十六進制數目系統43
1.2.4 二進制算術運算 49
1.3 帶號數表示法 51
1.3.1 正數表示法51
1.3.2 負數表示法52
1.3.3 帶號數表示範圍 54
1.4 帶號數算術運算 56
1.4.1 帶號大小表示法 56
1.4.2 1補數表示法58
1.4.3 2補數表示法60
1.5 文數字碼與數碼 63
1.5.1 文數字碼 63
1.5.2 十進制碼 64
1.5.3 格雷碼 68
1.6 錯誤偵測與更正碼 72
1.6.1 錯誤偵測碼 72
1.6.2 錯誤更正碼 74
1.7 參考資料77
1.8 習題 77
第2章 交換代數81
2.1 布林代數82
2.1.1 布林代數的公理 82
2.1.2 布林代數基本定理84
2.2 交換代數 91
2.2.1 基本定義 91
2.2.2 交換函數 93
2.2.3 邏輯運算子 97
2.2.4 函數完全運算集合 101
2.3 交換函數標準式 103
2.3.1 最小項與最大項 103
2.3.2 標準(表示)式 107
2.3.3 標準式的互換 114
2.3.4 交換函數性質 117
2.4 交換函數與邏輯電路 119
2.4.1 基本邏輯閘 119
2.4.2 邏輯閘的基本應用 122
2.4.3 交換函數的執行 124
2.5 Verilog HDL介紹126
2.5.1 HDL基本概念127
2.5.2 程式模組基本結構128
2.5.3 基本邏輯閘電路 130
2.5.4 模擬與測試133
2.6 參考資料136
2.7 習題 136
第3章 數位積體電路* 143
3.1 邏輯閘相關參數 144
3.1.1 電壓轉換特性 144
3.1.2 雜音邊界 147
3.1.3 扇入與扇出149
3.2 TTL邏輯族系 151
3.2.1 二極體與電晶體152
3.2.2 標準TTL NOT閘158
3.2.3 TTL基本邏輯閘 160
3.2.4 TTL邏輯族系輸出級電路 161
3.3 CMOS邏輯族系 166
3.3.1 基本原理 166
3.3.2 CMOS基本邏輯閘 174
3.3.3 CMOS邏輯族系輸出級電路 179
3.3.4 三態緩衝閘類型與應用183
3.4* ECL邏輯族系 185
3.4.1* 射極耦合邏輯閘電路 185
3.5 Verilog HDL187
3.5.1 開關邏輯元件 187
3.5.2 三態邏輯閘 188
3.5.3 線接邏輯 189
3.6 參考資料190
3.7 習題191
第4章 交換函數化簡195
4.1 基本概念196
4.1.1 簡化準則 196
4.1.2 代數運算化簡法197
4.2 卡諾圖化簡法 200
4.2.1 卡諾圖201
4.2.2 卡諾圖化簡程序 205
4.2.3 最簡POS表式210
4.2.4 未完全指定交換函數 212
4.2.5 五個變數卡諾圖214
4.3 列表法化簡法 216
4.3.1 列表表 217
4.3.2 質隱項表220
4.3.3 Petrick方法 224
4.3.4 探索法 225
4.4 變數引入圖與餘式圖 229
4.4.1 變數引入圖法 230
4.4.2 交換函數的餘式 233
4.5 參考資料239
4.6 習題240
第5章 邏輯閘層次電路設計 245
5.1 組合邏輯電路設計與分析 246
5.1.1 組合邏輯電路設計 246
5.1.2 組合邏輯電路分析250
5.1.3 組合邏輯電路的執行 252
5.2 邏輯閘層次組合邏輯電路 254
5.2.1 兩層邏輯閘電路254
5.2.2 多層邏輯閘電路 260
5.3 組合邏輯電路時序分析 265
5.3.1 邏輯突波 266
5.3.2 函數突波 269
5.3.3 無邏輯突波邏輯電路設計 272
5.4 Verilog HDL 274
5.4.1 結構描述275
5.4.2 資料流程描述 277
5.4.3 行為描述281
5.4.4 測試標竿程式287
5.5 參考資料 289
5.6 習題 290
第6章 組合邏輯電路模組設計299
6.1 解碼器300
6.1.1 解碼器電路設計300
6.1.2 解碼器的擴充 303
6.1.3 執行交換函數304
6.2 編碼器306
6.2.1 編碼器(優先權編碼器)電路設計 306
6.2.2 編碼器的擴充 311
6.3 多工器 313
6.3.1 多工器電路設計313
6.3.2 多工器的擴充 317
6.3.3 執行交換函數 320
6.4 解多工器326
6.4.1 解多工器電路設計326
6.4.2 解多工器的擴充 329
6.4.3 執行交換函數 330
6.5 比較器 332
6.5.1 比較器電路設計 333
6.5.2 大小比較器電路設計 334
6.5.3 比較器的擴充 337
6.6 算術運算電路設計339
6.6.1 二進制加/減法運算電路 340
6.6.2 BCD加法運算電路 349
6.6.3 二進制乘法運算電路 351
6.7 Verilog HDL 352
6.7.1 基本組合邏輯電路模組 353
6.7.2 階層式設計概念 358
6.7.3 函數與工作 360
6.8 參考資料362
6.9 習題363
第7章 同步循序邏輯電路371
7.1 循序邏輯電路概論372
7.1.1 基本電路模式 372
7.1.2 循序邏輯電路表示方式 374
7.1.3 記憶元件 379
7.2 同步循序邏輯電路設計與分析 397
7.2.1 同步循序邏輯電路設計 397
7.2.2 由特性函數求激勵函數 403
7.2.3 狀態指定 405
7.2.4 同步循序邏輯電路分析 408
7.3 狀態化簡412
7.3.1 完全指定狀態表化簡 412
7.3.2 未完全指定狀態表化簡 417
7.4 Verilog HDL 426
7.4.1 正反器427
7.4.2 同步循序邏輯電路 430
7.5 參考資料434
7.6 習題434
第8章 計數器與暫存器445
8.1 計數器設計與分析446
8.1.1 非同步(漣波)計數器設 446
8.1.2 同步計數器設計450
8.1.3 計數器分析 456
8.1.4 商用MSI計數器 460
8.2 暫存器與移位暫存器 463
8.2.1 暫存器 463
8.2.2 移位暫存器465
8.2.3 隨意存取記憶器(RAM) 468
8.3 移位暫存器的應用470
8.3.1 資料格式轉換 471
8.3.2 序列產生器 473
8.4 時序產生電路478
8.4.1 時脈產生器479
8.4.2 時序產生器483
8.4.3 數位單擊電路 485
8.5 Verilog HDL488
8.5.1 計數器電路 489
8.5.2 暫存器 494
8.5.3 移位暫存器與應用 495
8.6 參考資料496
8.7 習題497
第9章 非同步循序邏輯電路 503
9.1 非同步循序邏輯電路設計與分析 504
9.1.1 電路基本模式 504
9.1.2 基本模式電路設計507
9.1.3 脈波模式電路設計517
9.1.4 非同步循序邏輯電路分析 521
9.2 元件延遲效應與狀態指定 526
9.2.1 邏輯突波 526
9.2.2 競賽與循環 528
9.2.3 狀態指定 531
9.2.4 基本突波 539
9.3 參考資料 544
9.4 習題 545
第10章 數位系統設計---使用ASM圖 553
10.1 數位系統設計策略 554
10.1.1 結構化數位系統設計554
10.1.2 設計方法557
10.2 ASM圖558
10.2.1 基本方塊 559
10.2.2 ASM圖動作類型 560
10.2.3 ASM區段� � 562
10.2.4 ASM圖與狀態圖的等效 563
10.3 資料處理單元設計與執行 565
10.3.1 RTL定義566
10.3.2 暫存器資料轉移567
10.3.3 記憶器資料轉移572
10.3.4 算術與邏輯運算573
10.3.5 移位運算575
10.4 控制單元設計與執行 579
10.4.1 ASMD圖� � � 579
10.4.2 隨機邏輯控制單元 581
10.4.3 微程式控制單元589
10.5 數位系統設計實例 591
10.5.1 1位元數目計算電路591
10.5.2 Verilog HDL程式 599
10.6 參考資料 607
10.7 習題 608
第11章 數位系統執行---使用現場可規劃元件 613
11.1 數位系統實現 614
11.1.1 數位系統執行方法 615
11.1.2 現場可規劃元件617
11.1.3 CAD設計工具 622
11.2 可規劃邏輯元件(PLD)625
11.2.1 ROM元件 625
11.2.2 PLA元件 630
11.2.3 PAL元件 633
11.3 CPLD與FPGA元件 640
11.3.1 CPLD元件 640
11.3.2 FPGA元件 644
11.3.3 FPGA其它特性 650
11.3.4 CPLD/FPGA應用實例 653
11.4 參考資料 657
11.5 習題 657
第12章 數位邏輯電路實驗 661
12.1 邏輯電路實驗概論 662
12.1.1 基本元件662
12.1.2 脈波產生器電路665
12.1.3 輸出指示電路665
12.2 基本組合邏輯電路 667
實驗 1 數目系統 667
實驗 2 數位邏輯閘 668
實驗 3 交換函數與邏輯閘電路 670
實驗 4 多層NAND/NOR邏輯閘電路672
實驗 5 解碼器與優先權編碼器 673
實驗 6 多工器與解多工器677
實驗 7 4位元加法/減法器電路680
實驗 8 4位元對4位元乘法器電路682
12.3 基本循序邏輯電路 683
實驗 9 0101序列偵測器電路 684
實驗 10 非同步計數器電路 685
實驗 11 同步計數器電路 686
實驗 12 商用計數器74x163的應用688
實驗 13 移位暫存器689
實驗 14 移位暫存器計數器電路 691
實驗 15 時序產生器電路 692
12.4 基本應用電路 694
實驗 16 ECC產生器與檢查器694
實驗 17 算術運算單元 695
實驗 18 數位時鐘696
實驗 19 串列加/減法器電路 698
實驗 20 1位元數目計數電路 699 |
| 序： |
|
